JPH03256131A - セグメント属性としてパリティモードを持つ電子計算機 - Google Patents
セグメント属性としてパリティモードを持つ電子計算機Info
- Publication number
- JPH03256131A JPH03256131A JP2053722A JP5372290A JPH03256131A JP H03256131 A JPH03256131 A JP H03256131A JP 2053722 A JP2053722 A JP 2053722A JP 5372290 A JP5372290 A JP 5372290A JP H03256131 A JPH03256131 A JP H03256131A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- signal
- outputted
- data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はセグメント方式のメモリ管理機構を持つ電子計
算機に関し、特に命令フェッチやデータアクセスの際に
パリティチェックを行なう電子計算機に関する。
算機に関し、特に命令フェッチやデータアクセスの際に
パリティチェックを行なう電子計算機に関する。
［従来の技術］
従来、電子計算機においてはプログラムミスやノイズに
より制御が意図されていない所へ移る。
より制御が意図されていない所へ移る。
いわゆる暴走状態となることがある。これを皆無とする
ことは実質上不可能であり、それ故、暴走状態となった
場合はなるべく早くその事を検出し電子計算機を停止で
きる様にすることが重要である。
ことは実質上不可能であり、それ故、暴走状態となった
場合はなるべく早くその事を検出し電子計算機を停止で
きる様にすることが重要である。
［発明が解決しようとする課題］
しかしながら、従来の電子計算機では、命令でない領域
、すなわちデータ領域に制御か渡ってしまった場合、そ
の領域を命令として解釈し実行してしまい２例えば不正
命令コードの様な割込要因が発生しない限り、暴走が止
まらないという欠点があった。
、すなわちデータ領域に制御か渡ってしまった場合、そ
の領域を命令として解釈し実行してしまい２例えば不正
命令コードの様な割込要因が発生しない限り、暴走が止
まらないという欠点があった。
そこで１本発明の課題は、暴走状態から誤ってデータ領
域に制御が渡ってしまった場合にも即時にこれを検出し
て暴走を止めることのできる電子計算機を提供すること
にある。
域に制御が渡ってしまった場合にも即時にこれを検出し
て暴走を止めることのできる電子計算機を提供すること
にある。
［課題を解決するための手段］
本発明による電子計算機は、命令セグメントの属性のう
ちの１ビットにより、フェッチされる命令コードのパリ
ティチェックにおける偶／奇の切替えを行なう手段と、
データセグメントの属性のうちの１ビットにより入力さ
れるデータのパリティチェックにおける偶／奇の切替え
を行なう手段と、出力されるデータのパリティ生成にお
ける偶／奇の切替えを行なう手段とを有することを特徴
とする。
ちの１ビットにより、フェッチされる命令コードのパリ
ティチェックにおける偶／奇の切替えを行なう手段と、
データセグメントの属性のうちの１ビットにより入力さ
れるデータのパリティチェックにおける偶／奇の切替え
を行なう手段と、出力されるデータのパリティ生成にお
ける偶／奇の切替えを行なう手段とを有することを特徴
とする。
［作用コ
この方式により２例えば命令フェッチは奇パリティ、デ
ータアクセスは偶パリティの様に設定することにより、
暴走状態からデータ領域に制御が渡った場合でも、最初
のフェッチでパリティエラーが検出されるので、暴走を
そこまでで停止させることができる。
ータアクセスは偶パリティの様に設定することにより、
暴走状態からデータ領域に制御が渡った場合でも、最初
のフェッチでパリティエラーが検出されるので、暴走を
そこまでで停止させることができる。
［実施例］
第１図は２本発明の一実施例のブロック図である。本発
明に関する部分をなるべく簡明に示すため１本発明に関
係しない部分は省略して描いである。
明に関する部分をなるべく簡明に示すため１本発明に関
係しない部分は省略して描いである。
本例では、一般的なセグメント方式の電子計算機に見ら
れる様に、セグメント属性レジスタとして命令セグメン
ト属性レジスタ１とデータセグメント属性レジスタ２と
を有している。これらは。
れる様に、セグメント属性レジスタとして命令セグメン
ト属性レジスタ１とデータセグメント属性レジスタ２と
を有している。これらは。
プログラムの実行によりそれぞれ、命令セグメント、デ
ータセグメントが切替る際にメモリからロドされる様制
御される。
ータセグメントが切替る際にメモリからロドされる様制
御される。
命令セグメント属性レジスタ１の中のｌビット。
すなわち、命令セグメントの属性のうちの１ビットは、
信号１０としてパリティ検出器５に入力され、０″か′
１″かでパリティチェックにおける偶／奇の切替えを行
なう機能を有する。パリティ検出器５は、信号１０と入
力バス１５のパリティとが一致すれば信号１７として“
０”を出力し。
信号１０としてパリティ検出器５に入力され、０″か′
１″かでパリティチェックにおける偶／奇の切替えを行
なう機能を有する。パリティ検出器５は、信号１０と入
力バス１５のパリティとが一致すれば信号１７として“
０”を出力し。
不一致なら“１“の信号１７を出力する。制御回路３は
、命令フェッチ時には信号１２に“１”を出力する。従
って、ＡＮＤゲート４により、命令フェッチ■Ｓにおけ
るパリティエラーを検出できる。
、命令フェッチ時には信号１２に“１”を出力する。従
って、ＡＮＤゲート４により、命令フェッチ■Ｓにおけ
るパリティエラーを検出できる。
一方、データセグメント属性レジスタ２の中の１ビット
、すなわちデータセグメントの属性のうちの］ビットは
、信号１１としてパリティ検出器８およびパリティ生成
器６に入力され、パリティチェック、パリティ生成にお
ける偶／奇の切替えを行なう機能を有する。パリティ検
出器８は信号１１と入力バス１５のパリティとが一致す
れば信号１８として“０”を出力し、不一致なら“１″
の信号１８を出力する。制御回路３は、データリード峙
信号１３に“１”を出力する。従って、ＡＮＤゲート７
により、データリード時におけるパリティエラーを検出
できる。
、すなわちデータセグメントの属性のうちの］ビットは
、信号１１としてパリティ検出器８およびパリティ生成
器６に入力され、パリティチェック、パリティ生成にお
ける偶／奇の切替えを行なう機能を有する。パリティ検
出器８は信号１１と入力バス１５のパリティとが一致す
れば信号１８として“０”を出力し、不一致なら“１″
の信号１８を出力する。制御回路３は、データリード峙
信号１３に“１”を出力する。従って、ＡＮＤゲート７
により、データリード時におけるパリティエラーを検出
できる。
又、信号１１はパリティ生成器６に入力される。
パリティ生成器６は、出力バス１６のパリティと信号１
１とが一致する時“Ｏ”の出力１４を、不・奥 ５ 一致の峙“１”の出力１４を出力することにより。
１とが一致する時“Ｏ”の出力１４を、不・奥 ５ 一致の峙“１”の出力１４を出力することにより。
データライト時におけるパリティを生成する。
［発明の効果コ
以上説明した様に本発明は、セグメントの属性としてパ
リティの偶／奇を切替える機能を持たせることにより、
誤って制御がデータ領域に渡ってしまった時即時にその
ことを検出し、暴走をそこで止めるという効果がある。
リティの偶／奇を切替える機能を持たせることにより、
誤って制御がデータ領域に渡ってしまった時即時にその
ことを検出し、暴走をそこで止めるという効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・命令セグメント属性レジスタ、２・・・データ
セグメント属性レジスタ、３・・・制御回路、５，８・
・・パリティ検出器、６・・・パリティ生成器、１０〜
１４・・・信号線、１５・・・入力バス、１６・・・出
力バス。 １７〜２０・・・信号線。 不必・ ６
セグメント属性レジスタ、３・・・制御回路、５，８・
・・パリティ検出器、６・・・パリティ生成器、１０〜
１４・・・信号線、１５・・・入力バス、１６・・・出
力バス。 １７〜２０・・・信号線。 不必・ ６
Claims (1)
- １）セグメント方式によるメモリ管理を行ない、フェッ
チされる命令およびオペランドデータに対してパリテイ
チェックを行ない、メモリに格納すべきオペランドデー
タに対してパリテイ生成を行なう電子計算機において、
命令セグメントの属性のうちの１ビットによりフェッチ
される命令コードのパリテイチェックにおける偶／奇の
切替えを行なう手段と、データセグメントの属性のうち
の１ビットにより入力されるデータのパリテイチェック
における偶／奇の切替えを行なう手段と、出力されるデ
ータのパリテイ生成における偶／奇の切替えを行なう手
段とを有することを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2053722A JPH03256131A (ja) | 1990-03-07 | 1990-03-07 | セグメント属性としてパリティモードを持つ電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2053722A JPH03256131A (ja) | 1990-03-07 | 1990-03-07 | セグメント属性としてパリティモードを持つ電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03256131A true JPH03256131A (ja) | 1991-11-14 |
Family
ID=12950724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2053722A Pending JPH03256131A (ja) | 1990-03-07 | 1990-03-07 | セグメント属性としてパリティモードを持つ電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03256131A (ja) |
-
1990
- 1990-03-07 JP JP2053722A patent/JPH03256131A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| JPH0316655B2 (ja) | ||
| JPH05216721A (ja) | 電子計算機 | |
| US5182754A (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JPH0644238B2 (ja) | 命令再実行制御方法 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JP3616588B2 (ja) | マイクロプログラムチェックシステム | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| CN101452416B (zh) | 存储器存取控制装置与相关方法 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPH0452734A (ja) | 汎用レジスタ例外検出回路 | |
| JPS6325380B2 (ja) | ||
| JPH03263135A (ja) | 分岐制御回路 | |
| JPS61195432A (ja) | 汎用マイクロプロセツサにおけるパリテイチエツク再試行方式 | |
| JPH0250500B2 (ja) | ||
| JPH03186956A (ja) | Ｃｐｕバスデータ診断装置 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS61210441A (ja) | プログラムのバグ検出方法 | |
| JPH03256141A (ja) | 実行確認方式 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH03228189A (ja) | マイクロプロセッサ | |
| JPS61139836A (ja) | パイプライン計算機の命令制御方式 |