JPH03186937A - Ｃｐｕバスデータ診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＣＰＵバスデータ診断装置、特に、ＣＰＵに
内蔵しハスデータに誤りを検出した場合にも再度同じハ
スデータのフェッチを可能としたＣＰＵバスデータ診断
装置に関する。

（技術環境） 近年のマイクロプロセッサは、その機能かかってのミニ
コンピユータを上回るものが開発されてきており、この
ようなマイクロプロセッサが達成しなければならない作
業はより高度になっている。

また、その利用は依然としてメカトロニクスの分野が多
く、非常に厳しい雑音環境での高信頼性動作が要求され
てきている。

従って、それらのシステム設計時には、雑音の発生を押
さえる努力が必要となると同時に、マイクロプロセッサ
自身にも雑音に強い設計が施されることが望まれる。

〔従来の技術〕

従来の技術としては、メモリデータにバリテイチエツク
を施すものかある。

第２図に従来の技術の一例であるハリティチエツク部４
きのメモリの構成を示す。

図に於て、データバス５を介してＣＰＵＩとメモリとハ
リティチエツク部４か互いに接続されている。メモリに
は、データ用の他にパリティ用メモリが用意されている
。

動作を説明する。

予め正しいハリティをハリティ用メモリ３に書き込んで
おく。ハスの方向がＣＰＵＩからメモリのときは、パリ
ティチエツク部４はパリティを計算してパリティ用メモ
リ３に書き込む。

逆にバスの方向がメモリからＣＰＵ　］のときは、バス
上のデータからパリティを計算し、同時にパリティ用メ
モリ３からバリデイを読み出し、この両者を比較し、不
一致ならばエラー信号を出力する。

このエラー信号は、ＣＰＵＩに対し割り込みを発生させ
る。その後、割り込み処理プログラムにより、再度同じ
バスデータのフェッチを行う。

〔発明か解決しようとする課題〕

上述した従来のバスデータ診断装置は、ＣＰＵの外側に
取り付けられているので、ＣＰＵがフェッチしたデータ
の誤りを検出出来ないと言う欠点がある。また、同じ＜
ｃｐｕの外側に取り付けられているので、再度同じハス
データのフェッチを行うためには、プログラムを作成す
る手間がかかると言う欠点があった。

〔課題を解決するための手段〕

本発明のＣＰＵバスデータ診断装置は、データバスによ
り互いに接続された命令処理部、とＣＲＣ計算計算計該
ＣＲＣ計算計算計算結果を一時的に記憶しＣＲ，Ｃハス
に出力するか、またはＣＲ，ＣバスからのＣＲＣ信号を
一時的に記憶するＣＲＣ記憶部と、前記ＣＲＣ計算計算
計力を第１の入力とし、前記ＣＲＣ記憶部の出力を第２
の入力として、この２入力を比較し、一致していなけれ
ばエラー信号を出力する比較器と、前記命令処理部の内
部にあって、該比較器の出力するエラー信号により、そ
の値の更新を停止されるプログラムカウンタとを含んで
構成される。

発明の詳細な説明 〔実施例〕 次に本発明の実施例について、図面を参照して詳細に説
明する。

第１図は、本発明の実施例を示すブロック図である。

データバス１０により互いに接続された命令処理部１１
とＣＲＣ計算計算部上２ＣＲＣ計算計算部上２算結果を
一時的に記憶しＣＲＣバス１３に出力するか、またはＣ
ＲＣバス１３からのＣＲＣ信号を一時的に記憶するＣＲ
Ｃ記憶部１４と、ＣＲＣ計算計算部上２力を第１の入力
とし、記憶部１４の出力を第２の入力として、この２入
力の一致を比較し、一致していなければエラー信号を出
力する比較部１５と、命令処理部１１の内部にあって、
比較部１５の出力するエラー信号により、その値の更新
を停止されるプログラムカウンタ１６とから構成される
。

また、データバス１０はデータメモリ１７に、＝５ ＣＲＣバス１３はＣＲＣメモリ１８にそれぞれ接続され
ている。

次に動作を説明する。

ＣＲＣメモリ１８には予め正しいＣＲＣデータが書き込
まれている。データバス１０の方向が、命令処理部１１
からメモリの方向のときは、命令処理部１１から出力さ
れるデータに対して、ＣＲＣ計算計算部上２ＲＣを計算
しその結果をＣＲＣパス１３を経由してＣＲＣメモリ１
８に書き込む。

データバス１０の方向が逆のとき、即ち、データメモリ
１７から命令処理部１１の方向のとき、データバス１０
上のデータは一つのマシンサイクルで命令処理部１１と
ＣＲＣ計算計算部上２方に入れられる。

ＣＲＣ計算計算部上２、このデータに対するＣＲＣを計
算する。同時にＣＲＣメモリ１８から読み出されたＣＲ
ＣデータはＣＲＣ記憶部１４に記憶される。

ＣＲＣ計算計算部上２力及びＣＲＣ記憶部１４一 の出力は２入力の比較部１５のそれぞれの入力に入力さ
れ、比較される。

一致しなけれは、比較部］５はエラー信号１つを出力す
る。

命令処理部］１の内部にあってデータメモリ１７のアド
レスを示ずブロクラムカウンタは、このエラー信号１９
によりその更新か停止される。

このままの状態て、次のマシンサイクルが始まると、エ
ラーを起こしたのと同しデータメモリ１７のアドレスが
ブロクラムカウンタから出力される。このことにより、
エラー発生に対するり）・ライが実行される。

〔発明の効果〕

本発明のＣＰ　Ｕハスデータ診断装置は、ＣＰＵがフェ
ッチしてデータとおなしものについて検査しているのて
ＣＰＵがフェッチしたデータの誤りを検１１１てきると
言う効果がある。

また、ハードウェアによりプログラムカウンタを直接制
御できるのて、再度同じハスデータのフェッチを行うた
めのプログラム作成は必要ないと言う効果かある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 ］Ｏ・・データバス、］１・・・命令処理部、］２・・
・ＣＲＣ計算部、］３・・・ＣＲＣハス、１４・・・Ｃ
Ｒ，Ｃ記憶部、１−５・・・比較部、１６・・・プログ
ラムカウンタ、１７・・・データメモリ、１８・・・Ｃ
Ｒ，Ｃメモリ、１９・・・エラー信号。

Claims (1)

【特許請求の範囲】
1. データバスにより互いに接続された命令処理部と巡回符
   号（以下ＣＲＣと略す）計算部と、該ＣＲＣ計算部の計
   算結果を一時的に記憶しＣＲＣバスに出力するかまたは
   ＣＲＣバスからのＣＲＣ信号を一時的に記憶するＣＲＣ
   記憶部と、前記ＣＲＣ計算部の出力を第１の入力とし前
   記ＣＲＣ記憶部の出力を第２の入力としてこの２入力を
   比較し一致していなければエラー信号を出力する比較器
   と、前記命令処理部の内部にあって該比較器の出力する
   エラー信号によりその値の更新を停止されるプログラム
   カウンタとを含むことを特徴とするＣＰＵバスデータ診
   断装置。