JPH03187097A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH03187097A JPH03187097A JP1325617A JP32561789A JPH03187097A JP H03187097 A JPH03187097 A JP H03187097A JP 1325617 A JP1325617 A JP 1325617A JP 32561789 A JP32561789 A JP 32561789A JP H03187097 A JPH03187097 A JP H03187097A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- semiconductor memory
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はデータのシリアル入出力可能な半導体メモリ
に関する。
に関する。
この発明はデータをシリアルに入出力する半導体メモリ
において、前記半導体メモリにデータを入出力する際に
必要な同期信号から、チップセレクト信号を発生するこ
とが可能な回路を内蔵することによって、外部からチッ
プセレクト信号を特に用意しなくともすむ様にしたもの
である。
において、前記半導体メモリにデータを入出力する際に
必要な同期信号から、チップセレクト信号を発生するこ
とが可能な回路を内蔵することによって、外部からチッ
プセレクト信号を特に用意しなくともすむ様にしたもの
である。
従来、データをシリアルにリード、ライトする半導体メ
モリを実現しようとする場合、少なくとも次の端子が必
要であった。
モリを実現しようとする場合、少なくとも次の端子が必
要であった。
１、Ｖｃｃ （電源端子）
２、ＧＮＤ
３、ＤＡＴＡ （データ入出力端子）
４、ＣＬＫ （データとの同期信号入力端子〉５゜Ｃ３
（アクティブ、スタンバイ制御信号）６、Ｒ／Ｗ （デ
ータのリード、ライト制御）〔発明が解決しようとする
課題〕 しかし、前記従来技術の半導体メモリを動作させる場合
、ＣＬＫ、Ｃ３に入力する信号源を各々に用意しなけれ
ばならなかった。
（アクティブ、スタンバイ制御信号）６、Ｒ／Ｗ （デ
ータのリード、ライト制御）〔発明が解決しようとする
課題〕 しかし、前記従来技術の半導体メモリを動作させる場合
、ＣＬＫ、Ｃ３に入力する信号源を各々に用意しなけれ
ばならなかった。
前記問題点を解決するため、本発明は半導体メモリ内部
にＣＬＫ信号からＣ８信号を発生させる回路を内蔵する
ことにより、外部からＣＳ信号の信号源を特に用意する
必要はなくなる。
にＣＬＫ信号からＣ８信号を発生させる回路を内蔵する
ことにより、外部からＣＳ信号の信号源を特に用意する
必要はなくなる。
本発明における半導体メモリは、ＣＬＫ端子に同期信号
が人力されると内部でアクティブのＣ３信号を発生し、
シリアルデータの入出力が可能になる。また、ＣＬＫ端
子に同期信号が入力されず一定のレヘルの電位が供給さ
れている場合は、スタンバイのＣ８信号を発生し、シリ
アルデータの入出力はできない。
が人力されると内部でアクティブのＣ３信号を発生し、
シリアルデータの入出力が可能になる。また、ＣＬＫ端
子に同期信号が入力されず一定のレヘルの電位が供給さ
れている場合は、スタンバイのＣ８信号を発生し、シリ
アルデータの入出力はできない。
以下に本発明の実施例を図面に基づいて説明する。
第１図に点線で囲んで示す半導体メモリｌは、アドレス
デコーダ２とメモリセル３、データ入出力バッファ４、
チップセレクト信号発生回路５を備えている。
デコーダ２とメモリセル３、データ入出力バッファ４、
チップセレクト信号発生回路５を備えている。
チップセレクト信号発生回路５は、逆流阻止用ダイオー
ド６、充放電の時定数を決めるコンデンサ７、抵抗８、
電圧レベルを判定するインバータ素子９よりなり、Ｒ／
ｗ＠子からの信号と共にデータ入出カバソファを制御し
、ＤＡＴＡ端子の入力、出力、ハイインピーダンスの各
モードに切換える。アドレスデコーダはＣＬＫ端子から
の同期信号によってアドレスを発生させメモリセルの一
つのデータを選択する。
ド６、充放電の時定数を決めるコンデンサ７、抵抗８、
電圧レベルを判定するインバータ素子９よりなり、Ｒ／
ｗ＠子からの信号と共にデータ入出カバソファを制御し
、ＤＡＴＡ端子の入力、出力、ハイインピーダンスの各
モードに切換える。アドレスデコーダはＣＬＫ端子から
の同期信号によってアドレスを発生させメモリセルの一
つのデータを選択する。
チップセレクト信号発生回路５は、ＣＬＫ端子からの信
号を受け、次の様に出力する。
号を受け、次の様に出力する。
まず、ＣＬＫ端子から同期信号（方形波〉が入力された
場合は、コンデンサ７、抵抗８によってインバータ素子
９の反転電位より高い電位で充放電を行い、前記インバ
ータ素子９は、Ｌレベルの電位を出力する。
場合は、コンデンサ７、抵抗８によってインバータ素子
９の反転電位より高い電位で充放電を行い、前記インバ
ータ素子９は、Ｌレベルの電位を出力する。
次にＣＬＫ端子より同＃Ａ ４８号の入力がなく、定電
圧が前記チップセレクト信号発生回路５に入力された場
合は、インバータ素子９にはその反転電位よりも低い電
位が入力されるため、前記インバータ素子９はＨレベル
の電位を出力する。
圧が前記チップセレクト信号発生回路５に入力された場
合は、インバータ素子９にはその反転電位よりも低い電
位が入力されるため、前記インバータ素子９はＨレベル
の電位を出力する。
つまり、チップセレクト信号発生回路５は、同期信号が
入力されればＬレベル、入力されなげればＨレベルを出
力し、Ｒ／Ｗ信号と共にＤＡＴＡ端子の人力、出力、ハ
イインピーダンスの状態へ制御できる。よって前記半導
体メモリ１はアクティブ、スタンバイの各状態に切換え
可能となる。
入力されればＬレベル、入力されなげればＨレベルを出
力し、Ｒ／Ｗ信号と共にＤＡＴＡ端子の人力、出力、ハ
イインピーダンスの状態へ制御できる。よって前記半導
体メモリ１はアクティブ、スタンバイの各状態に切換え
可能となる。
〔発明の効果）
本発明は次の利点を有する。
１１ チップセレクト信号が無用であり、前記半導体
メモリをアクセスする際にチップセレクト信号用の信号
源を必要としない。
メモリをアクセスする際にチップセレクト信号用の信号
源を必要としない。
（２） チップセレクト信号用の端子を減らすことが
できるため、小型化された半導体メモリパッケージが実
現でき、プリント基板等への実装においても実装面積が
小さくて済む。
できるため、小型化された半導体メモリパッケージが実
現でき、プリント基板等への実装においても実装面積が
小さくて済む。
第１図は本発明における半導体メモリの構成図である。
１・・・・半導体メモリ
２・・・・アドレスデコーダ
・メモリセル
・データ入出カバソファ
・チップセレクト信号発生回路
・ダイオード
・コンデンサ
・抵抗
・インバータ素子
以
Claims (1)
- データをシリアルに入出力する半導体メモリにおいて、
前記データのリードまたはライトを行う際に必要な同期
信号から、前記半導体メモリのアクティブ、スタンバイ
状態の切換えを行う制御信号（チップセレクト信号）を
発生する回路を内蔵した半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325617A JPH03187097A (ja) | 1989-12-15 | 1989-12-15 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325617A JPH03187097A (ja) | 1989-12-15 | 1989-12-15 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03187097A true JPH03187097A (ja) | 1991-08-15 |
Family
ID=18178863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325617A Pending JPH03187097A (ja) | 1989-12-15 | 1989-12-15 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03187097A (ja) |
-
1989
- 1989-12-15 JP JP1325617A patent/JPH03187097A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225954B1 (ko) | 전력 절감용 반도체 메모리 소자 | |
| US20010017811A1 (en) | Semiconductor memory device | |
| JPH03187097A (ja) | 半導体メモリ | |
| JPS58139392A (ja) | 半導体メモリ | |
| US6316963B1 (en) | Cycle selection circuit and semiconductor memory storage using the same | |
| US6404688B2 (en) | Semiconductor memory device having a self-refresh operation | |
| JPH04358412A (ja) | パルス幅可変回路 | |
| JPH04172588A (ja) | Ｉｃカード | |
| US20010043504A1 (en) | Semiconductor memory device and synchronous memory | |
| JPH064480Y2 (ja) | 半導体記憶装置 | |
| JPH04313892A (ja) | メモリのアドレス制御回路 | |
| JPH0528760A (ja) | 半導体メモリ | |
| JPH02185795A (ja) | 記憶装置 | |
| KR100213216B1 (ko) | 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법 | |
| JPH05241946A (ja) | Ｒｏｍ内蔵ランダムアクセスメモリ装置 | |
| KR100192524B1 (ko) | 센스 앤프의 제어회로 | |
| JPH0210451A (ja) | 半導体記憶装置 | |
| KR940026964A (ko) | 반도체 메모리 장치 | |
| JPH1186530A (ja) | メモリ回路 | |
| JPH02289014A (ja) | Ｄｒａｍ制御装置 | |
| JPH0421992A (ja) | ダイナミックｒａｍ回路モジュール | |
| JPS61153895A (ja) | 半導体記憶装置 | |
| JPH0291888A (ja) | 半導体メモリ | |
| JPH07111834B2 (ja) | シリアルアクセスメモリ | |
| JPS6059587A (ja) | 半導体集積回路装置 |