JPH0318927A - サイクリックコードの演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサイクリックコードの演算回路に関する。

〔従来の技術〕

サイクリックコードの演算は、連続して入力されるデー
タを、データごとに演算を繰り返し、定周期ごとに結果
を取り出して演算回路を初期化するという一連の動作が
必要である。従来のサイクリックコード演算回路では、
連続したデータから結果を取り出して演算回路を初期化
するタイミングがうまく合わない為に同一の回路を２回
路用意して結果を取り出す周期ごとに切り替えて交互に
動作させていた。

〔発明が解決しようとする課題〕

上述した従来のサイクリックコードの演算回路は、同一
の回路を２回路用意して演算結果を取り出す周期で切り
替えて交互に動作させているので、回路構成素子数が多
くなると共に、２回路を制御する為に制御回路も複雑に
なるという欠点がある。

〔課題を解決するための手段〕

本発明のサイクリックコード演算回路は、サイクリック
コードを演算する演算部と、サイクリックコードと同数
のラッチ回路を有し前記演算部による演算結果をサイク
リックコードの最終ビットの演算タイミングで取り込ん
で保持する保持部と、前記演算部の最終ビット演算のタ
イミングで演算結果を前記保持部のラッチ回路に取り込
むとともにこの取込のタイミングで前記演算部に対する
演算クロックの供給を停止して前記演算部の初期化を行
うようにクロックを制御するクロック制御部とを備えて
構成される。

〔実施例〕

次に、図面を参照して本発明を説明する。

第１図は本発明のサイクリックコードの演算回路の一実
施例の回路図である。

第１図に示す実施例の構成は、サイクリックコードの演
算を行なう演算部１と、演算部１の演算結果を保持する
保持部２と、演算部１の演算結果を保持部２に取り込む
タイミングで演算を停止されるように演算クロックを制
御するクロック制御部３とを備えて構成される。

演算部１は排他的論理和（以下ＥＸ−ＯＲと略称する）
回路１１〜１３、ラッチ回路１４〜１８を備えて成り、
保持部２はラッチ回路２１〜２５を備えて成り、またク
ロック制御回路３は、ＡＮＤゲート３１．３２およびイ
ンバータ３３を備えて構成される。

第２図は第１図の実施例の主要信号のタイミングチャー
トである。以下に、第２図を参照しつつ第１図の実施例
の動作について説明する。

クロック制御部３は、クロックと、クロックの立上りに
同期して変化するデータと、データの演算範囲の演算最
終ヒツトＬの位置だけハイレベルをとるクロック制御信
号を入力し、ＡＮＤゲート３１の出力と、ＡＮＤゲート
３２の出力には第２図に示す波形の信号を出力する。こ
のＡＮＤゲー）３１．３２の出力により、演算最終ビッ
トＬを演算した最終演算結果を保持部２の取り込み、取
り込んだ直後に演算部１の初期化を図ることができる。

こうして、演算部ｌに演算最終ビットの演算結果を取り
込むことなく、次の演算先頭ビットの演算を開始するま
での間に演算部１の初期化を行なう。

〔発明の効果〕

以上説明したように本発明は、サイクリックコードを演
算する演算部のクロックを最終ビットの演算タイミング
で停止させ、演算結果を保持部で取り込む事により、演
算部の初期化が行なえ、回路構成の素子数が従来のもの
より著しく、少数に抑圧できるという効果がある。

【図面の簡単な説明】

第１図は本発明のサイクリックコードの演算回路の一実
施例の構成図、第２図は第１図の実施例の主要信号のタ
イミングチャートである。 １・・・演算部、２・・・保持部、３・・・クロック制
御部、１１〜１３・・・ＥＸ−ＯＲ回路、１４〜１８゜
２１〜２５・・・ラッチ回路、３１．３２・・・ＡＮＤ
ゲート、３３・・・インバータ。

Claims (1)

【特許請求の範囲】
1. サイクリックコードを演算する演算部と、サイクリック
   コードと同数のラッチ回路を有し前記演算部による演算
   結果をサイクリックコードの最終ビットの演算タイミン
   グで取り込んで保持する保持部と、前記演算部の最終ビ
   ット演算のタイミングで演算結果を前記保持部のラッチ
   回路に取り込むとともにこの取込のタイミングで前記演
   算部に対する演算クロックの供給を停止して前記演算部
   の初期化を行うようにクロックを制御するクロック制御
   部とを備えて成ることを特徴とするサイクリックコード
   の演算回路。