JPH03189834A - In-circuit emulator - Google Patents

In-circuit emulator

Info

Publication number
JPH03189834A
JPH03189834A JP1332010A JP33201089A JPH03189834A JP H03189834 A JPH03189834 A JP H03189834A JP 1332010 A JP1332010 A JP 1332010A JP 33201089 A JP33201089 A JP 33201089A JP H03189834 A JPH03189834 A JP H03189834A
Authority
JP
Japan
Prior art keywords
event detecting
signal
event detection
detecting function
detection function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1332010A
Other languages
Japanese (ja)
Inventor
Tadayoshi Mori
森 忠芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1332010A priority Critical patent/JPH03189834A/en
Publication of JPH03189834A publication Critical patent/JPH03189834A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To improve the debug efficiency of a software by providing a clear event detecting function so that a break can be applied in some specific sequence in a repeat loop. CONSTITUTION:When a state of an emulation bus 2 and a condition set in advance coincide with each other, in the case a logical operation part 6 is in an output permitted state, event detecting function parts 3, 4 output a coincidence signal to storage function parts 7, 8. A clear event detecting function part 5 monitors whether the state coincides with the condition set in advance or not, and when it coincides, in the case the logical operation part 6 is in an output permitted state, a coincidence signal is outputted to the storage function parts 7, 8. Accordingly, when the coincidence signal from the clear event detecting function part 5 is generated during the coincidence signal from the event detecting function parts 3, 4, the logical operation part 6 does not generate a break signal, and unless the coincidence signal from the clear event detecting function part 5 is generated during the coincidences signal from the event detecting function parts 3, 4, the logical operation part 6 generates the break signal. In such a way, the debug efficiency of a software can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインサーキット・エミュレータに関し、特にイ
ベント検出の方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to in-circuit emulators, and more particularly to a method of event detection.

〔従来の技術〕[Conventional technology]

従来、インサーキット・エミュレータのイベント検出機
能は検出後記憶部で記憶した情報をコマンド等によりイ
ンサーキット・エミュレータの操作者による操作によっ
てのみクリアされるようになっていた。
Conventionally, the event detection function of an in-circuit emulator has been such that after detection, information stored in a storage section is cleared only by an operation by an operator of the in-circuit emulator using a command or the like.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のインサーキット・エミュレータは、記憶
機能部に記憶されている内容をリアル・タイムにクリア
することができないので、第2図に示すフローチャート
のようなプログラムでブロックAを通り続けてブロック
Bを通った場合のみブレーク信号を発生させようとした
時にブロックA−+C−+D−+Bと通った場合にもブ
レーク信号が発生してしまうという欠点がある。
The conventional in-circuit emulator described above cannot clear the contents stored in the storage function section in real time, so a program like the flowchart shown in FIG. 2 continues through block A and moves to block B. When attempting to generate a break signal only when passing through blocks A-+C-+D-+B, there is a drawback in that a break signal will also be generated when passing through blocks A-+C-+D-+B.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のインサーキット・エミュレータは、複数のイベ
ント検出機能部と前記イベント検出機能部から出力され
るそれぞれの信号を記憶する記憶機能部を有し、前記記
憶機能部から出力される信号を論理演算する演算部を有
し、演算部からの出力でブレーク信号等を発生すること
のできるインサーキット・エミュレータにおいて、前記
記憶機能部で記憶しているイベントの発生状況の情報を
クリアするためのクリア用イベント検出機能部を含んで
構成されている。
The in-circuit emulator of the present invention has a plurality of event detection function units and a memory function unit that stores each signal output from the event detection function unit, and performs a logical operation on the signals output from the memory function unit. In an in-circuit emulator that has an arithmetic unit and can generate a break signal, etc. with the output from the arithmetic unit, the clearing function is used to clear information on the occurrence status of events stored in the memory function unit. It is configured to include an event detection function section.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

エミュレーション部1はターゲットCPUの動作をエミ
ュレーションし、エミュレーション・バス2の動作状態
を出力する。
The emulation unit 1 emulates the operation of the target CPU and outputs the operating state of the emulation bus 2.

イベント検出機能部3.4はエミュレーション・バス2
と接続される。
The event detection function section 3.4 is the emulation bus 2.
connected to.

クリア用イベント検出機能部5もエミュレーション・バ
ス2と接続される。
The clearing event detection function section 5 is also connected to the emulation bus 2.

イベント検出機能部3,4およびクリア用イベント検出
機能部は論理演算部6と接続され、論理演算部6からの
信号によりその動作を制御される。
The event detection function units 3 and 4 and the clearing event detection function unit are connected to the logic operation unit 6, and their operations are controlled by signals from the logic operation unit 6.

記憶機能部7,8はイベント検出機能部3,4にそれぞ
れ接続され、クリア用イベント検出機能部5と接続され
る。論理演算部6は記憶機能部7.8に接続される。エ
ミュレーション部1は論理演算部6に接続される。
The storage function units 7 and 8 are connected to the event detection function units 3 and 4, respectively, and are connected to the clearing event detection function unit 5. The logic operation section 6 is connected to the storage function section 7.8. The emulation section 1 is connected to the logic operation section 6.

次に本実施例における動作を説明する。Next, the operation in this embodiment will be explained.

エミュレーション部1はターゲットCPUの動作をエミ
ュレーションし、エミュレーション・バス2へ動作状態
を出力する。
The emulation unit 1 emulates the operation of the target CPU and outputs the operating state to the emulation bus 2.

イベント検出機能部3,4はエミュレーション・バス2
の状態があらかじめ設定された条件と一致するかをモニ
タする。
The event detection function units 3 and 4 are connected to the emulation bus 2.
Monitor whether the status of the device matches preset conditions.

イベント検出機能部3.4はエミュレーション・バス2
の状態とあらかじめ設定された条件が一致したときに、
論理演算部6からの出力が出力許可状態であれば一致信
号を記憶機能部7,8へ出力する。
The event detection function section 3.4 is the emulation bus 2.
When the condition matches the preset conditions,
If the output from the logic operation unit 6 is in the output permission state, a match signal is output to the storage function units 7 and 8.

クリア用イベント検出機能部5はあらかじめ設定された
条件と一致するかをモニタし、一致したときに論理演算
部6からの出力が出力許可状態であれば一致信号を記憶
機能部7.8へ出力する。
The clearing event detection function unit 5 monitors whether or not it matches a preset condition, and when it matches, if the output from the logic operation unit 6 is in the output permission state, outputs a match signal to the storage function unit 7.8. do.

記憶機能部7.8はイベント検出機能部3,4からの一
致信号を記憶し、クリア用イベント検出機能部5からの
一致信号で記憶内容をクリアする。
The storage function section 7.8 stores the coincidence signals from the event detection function sections 3 and 4, and clears the stored contents with the coincidence signal from the clearing event detection function section 5.

記憶機能部7.8はその記憶内容を論理演算部6へ出力
する。
The storage function section 7.8 outputs its stored contents to the logic operation section 6.

論理演算部6は、記憶機能部7,8からの信号が両方と
も一致があったことを示している場合は、エミュレーシ
ョン部1ヘブレーク信号を出力する。
The logic operation unit 6 outputs a break signal to the emulation unit 1 when the signals from the storage function units 7 and 8 both indicate that there is a match.

したがって、イベント検出機能部3,4からの一致信号
の間にクリア用イベント検出機能部5からの一致信号が
発生すると論理演算部6はブレーク信号を発生せず、イ
ベント検出機能部3,4からの一致信号の間にクリア用
イベント検出機能部5からの一致信号が発生しなければ
論理演算部6はブレーク信号を発生する。
Therefore, if a match signal from the event detection function unit 5 for clearing occurs between the match signals from the event detection function units 3 and 4, the logic operation unit 6 does not generate a break signal, and the event detection function units 3 and 4 If no match signal is generated from the clearing event detection function section 5 between the match signals of , the logic operation section 6 generates a break signal.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明はクリア用イベント検出機能
を有することにより、繰り返しループ中のある特定順序
でブレークをかけることができ、ソフトウェアのデイバ
クの効率が向上できる効果がある。
As described above, by having the clearing event detection function, the present invention can cause a break in a specific order in a repeat loop, and has the effect of improving the efficiency of software debugging.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図はエミ
ュレーションされるプログラムの一例のフローチャート
である。 1・・・エミュレーション部、2・・・エミュレーショ
ン・バス、3・・・イベント検出機能部、4・・・イベ
ント検出機能部、5・・・クリア用イベント検出機能部
、6・・・論理演算部、7・・・記憶機能部、8・・・
記憶機能部。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a flowchart of an example of an emulated program. DESCRIPTION OF SYMBOLS 1... Emulation section, 2... Emulation bus, 3... Event detection function section, 4... Event detection function section, 5... Event detection function section for clearing, 6... Logical operation Section, 7... Memory function section, 8...
Memory function part.

Claims (1)

【特許請求の範囲】[Claims] 複数のイベント検出機能部と前記イベント検出機能部か
ら出力されるそれぞれの信号を記憶する記憶機能部を有
し、前記記憶機能部から出力される信号を論理演算する
演算部を有し、演算部からの出力でブレーク信号等を発
生することのできるインサーキット・エミュレータにお
いて、前記記憶機能部で記憶しているイベントの発生状
況の情報をクリアするためのクリア用イベント検出機能
部を含んでいることを特徴とするインサーキット・エミ
ュレータ。
a plurality of event detection function units and a storage function unit that stores each signal output from the event detection function unit; a calculation unit that performs a logical operation on the signal output from the storage function unit; The in-circuit emulator is capable of generating a break signal, etc. with the output from the in-circuit emulator, and includes a clearing event detection function section for clearing information on the occurrence status of events stored in the memory function section. An in-circuit emulator featuring
JP1332010A 1989-12-20 1989-12-20 In-circuit emulator Pending JPH03189834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1332010A JPH03189834A (en) 1989-12-20 1989-12-20 In-circuit emulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1332010A JPH03189834A (en) 1989-12-20 1989-12-20 In-circuit emulator

Publications (1)

Publication Number Publication Date
JPH03189834A true JPH03189834A (en) 1991-08-19

Family

ID=18250133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1332010A Pending JPH03189834A (en) 1989-12-20 1989-12-20 In-circuit emulator

Country Status (1)

Country Link
JP (1) JPH03189834A (en)

Similar Documents

Publication Publication Date Title
JPH06314213A (en) Debugging device
JPS5886648A (en) Tracing device
JPH03189834A (en) In-circuit emulator
JPH0426138B2 (en)
JPS59202548A (en) Debugging device
JP2800577B2 (en) Debug device
JPH03134742A (en) Debug device
JPH05241898A (en) Hard brake system
JPH03175539A (en) Debugging microprocessor
JPH11249929A (en) Unit controlled by program
SU1171799A2 (en) Device for interrupting when debugging programs
JPS59202546A (en) Debugging device
JPH01274253A (en) Software break system
JPS59202550A (en) Debugging device
JPH04123139A (en) Task dispatching system
JPH02234238A (en) Execution break control circuit
JPH04259043A (en) In-circuit emulator
JPH03141436A (en) Debugging device
JPH01169546A (en) Multi-task debugger
JPH01310450A (en) I/o emulator
JPH03252830A (en) Debugging mechanism for information processor
JPS62264341A (en) Microprogram debug device
JPH06214828A (en) Interactive debug controller
JPH0448344A (en) Software debug mechanism
JPS6063645A (en) Program evaluating device