JPH03189834A - インサーキット・エミュレータ - Google Patents
インサーキット・エミュレータInfo
- Publication number
- JPH03189834A JPH03189834A JP1332010A JP33201089A JPH03189834A JP H03189834 A JPH03189834 A JP H03189834A JP 1332010 A JP1332010 A JP 1332010A JP 33201089 A JP33201089 A JP 33201089A JP H03189834 A JPH03189834 A JP H03189834A
- Authority
- JP
- Japan
- Prior art keywords
- event detecting
- signal
- event detection
- detecting function
- detection function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 28
- 230000006386 memory function Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインサーキット・エミュレータに関し、特にイ
ベント検出の方法に関する。
ベント検出の方法に関する。
従来、インサーキット・エミュレータのイベント検出機
能は検出後記憶部で記憶した情報をコマンド等によりイ
ンサーキット・エミュレータの操作者による操作によっ
てのみクリアされるようになっていた。
能は検出後記憶部で記憶した情報をコマンド等によりイ
ンサーキット・エミュレータの操作者による操作によっ
てのみクリアされるようになっていた。
上述した従来のインサーキット・エミュレータは、記憶
機能部に記憶されている内容をリアル・タイムにクリア
することができないので、第２図に示すフローチャート
のようなプログラムでブロックＡを通り続けてブロック
Ｂを通った場合のみブレーク信号を発生させようとした
時にブロックＡ−＋Ｃ−＋Ｄ−＋Ｂと通った場合にもブ
レーク信号が発生してしまうという欠点がある。
機能部に記憶されている内容をリアル・タイムにクリア
することができないので、第２図に示すフローチャート
のようなプログラムでブロックＡを通り続けてブロック
Ｂを通った場合のみブレーク信号を発生させようとした
時にブロックＡ−＋Ｃ−＋Ｄ−＋Ｂと通った場合にもブ
レーク信号が発生してしまうという欠点がある。
本発明のインサーキット・エミュレータは、複数のイベ
ント検出機能部と前記イベント検出機能部から出力され
るそれぞれの信号を記憶する記憶機能部を有し、前記記
憶機能部から出力される信号を論理演算する演算部を有
し、演算部からの出力でブレーク信号等を発生すること
のできるインサーキット・エミュレータにおいて、前記
記憶機能部で記憶しているイベントの発生状況の情報を
クリアするためのクリア用イベント検出機能部を含んで
構成されている。
ント検出機能部と前記イベント検出機能部から出力され
るそれぞれの信号を記憶する記憶機能部を有し、前記記
憶機能部から出力される信号を論理演算する演算部を有
し、演算部からの出力でブレーク信号等を発生すること
のできるインサーキット・エミュレータにおいて、前記
記憶機能部で記憶しているイベントの発生状況の情報を
クリアするためのクリア用イベント検出機能部を含んで
構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
エミュレーション部１はターゲットＣＰＵの動作をエミ
ュレーションし、エミュレーション・バス２の動作状態
を出力する。
ュレーションし、エミュレーション・バス２の動作状態
を出力する。
イベント検出機能部３．４はエミュレーション・バス２
と接続される。
と接続される。
クリア用イベント検出機能部５もエミュレーション・バ
ス２と接続される。
ス２と接続される。
イベント検出機能部３，４およびクリア用イベント検出
機能部は論理演算部６と接続され、論理演算部６からの
信号によりその動作を制御される。
機能部は論理演算部６と接続され、論理演算部６からの
信号によりその動作を制御される。
記憶機能部７，８はイベント検出機能部３，４にそれぞ
れ接続され、クリア用イベント検出機能部５と接続され
る。論理演算部６は記憶機能部７．８に接続される。エ
ミュレーション部１は論理演算部６に接続される。
れ接続され、クリア用イベント検出機能部５と接続され
る。論理演算部６は記憶機能部７．８に接続される。エ
ミュレーション部１は論理演算部６に接続される。
次に本実施例における動作を説明する。
エミュレーション部１はターゲットＣＰＵの動作をエミ
ュレーションし、エミュレーション・バス２へ動作状態
を出力する。
ュレーションし、エミュレーション・バス２へ動作状態
を出力する。
イベント検出機能部３，４はエミュレーション・バス２
の状態があらかじめ設定された条件と一致するかをモニ
タする。
の状態があらかじめ設定された条件と一致するかをモニ
タする。
イベント検出機能部３．４はエミュレーション・バス２
の状態とあらかじめ設定された条件が一致したときに、
論理演算部６からの出力が出力許可状態であれば一致信
号を記憶機能部７，８へ出力する。
の状態とあらかじめ設定された条件が一致したときに、
論理演算部６からの出力が出力許可状態であれば一致信
号を記憶機能部７，８へ出力する。
クリア用イベント検出機能部５はあらかじめ設定された
条件と一致するかをモニタし、一致したときに論理演算
部６からの出力が出力許可状態であれば一致信号を記憶
機能部７．８へ出力する。
条件と一致するかをモニタし、一致したときに論理演算
部６からの出力が出力許可状態であれば一致信号を記憶
機能部７．８へ出力する。
記憶機能部７．８はイベント検出機能部３，４からの一
致信号を記憶し、クリア用イベント検出機能部５からの
一致信号で記憶内容をクリアする。
致信号を記憶し、クリア用イベント検出機能部５からの
一致信号で記憶内容をクリアする。
記憶機能部７．８はその記憶内容を論理演算部６へ出力
する。
する。
論理演算部６は、記憶機能部７，８からの信号が両方と
も一致があったことを示している場合は、エミュレーシ
ョン部１ヘブレーク信号を出力する。
も一致があったことを示している場合は、エミュレーシ
ョン部１ヘブレーク信号を出力する。
したがって、イベント検出機能部３，４からの一致信号
の間にクリア用イベント検出機能部５からの一致信号が
発生すると論理演算部６はブレーク信号を発生せず、イ
ベント検出機能部３，４からの一致信号の間にクリア用
イベント検出機能部５からの一致信号が発生しなければ
論理演算部６はブレーク信号を発生する。
の間にクリア用イベント検出機能部５からの一致信号が
発生すると論理演算部６はブレーク信号を発生せず、イ
ベント検出機能部３，４からの一致信号の間にクリア用
イベント検出機能部５からの一致信号が発生しなければ
論理演算部６はブレーク信号を発生する。
以上説明したように本発明はクリア用イベント検出機能
を有することにより、繰り返しループ中のある特定順序
でブレークをかけることができ、ソフトウェアのデイバ
クの効率が向上できる効果がある。
を有することにより、繰り返しループ中のある特定順序
でブレークをかけることができ、ソフトウェアのデイバ
クの効率が向上できる効果がある。
第１図は本発明の一実施例のブロック図、第２図はエミ
ュレーションされるプログラムの一例のフローチャート
である。 １・・・エミュレーション部、２・・・エミュレーショ
ン・バス、３・・・イベント検出機能部、４・・・イベ
ント検出機能部、５・・・クリア用イベント検出機能部
、６・・・論理演算部、７・・・記憶機能部、８・・・
記憶機能部。
ュレーションされるプログラムの一例のフローチャート
である。 １・・・エミュレーション部、２・・・エミュレーショ
ン・バス、３・・・イベント検出機能部、４・・・イベ
ント検出機能部、５・・・クリア用イベント検出機能部
、６・・・論理演算部、７・・・記憶機能部、８・・・
記憶機能部。
Claims (1)
- 複数のイベント検出機能部と前記イベント検出機能部か
ら出力されるそれぞれの信号を記憶する記憶機能部を有
し、前記記憶機能部から出力される信号を論理演算する
演算部を有し、演算部からの出力でブレーク信号等を発
生することのできるインサーキット・エミュレータにお
いて、前記記憶機能部で記憶しているイベントの発生状
況の情報をクリアするためのクリア用イベント検出機能
部を含んでいることを特徴とするインサーキット・エミ
ュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332010A JPH03189834A (ja) | 1989-12-20 | 1989-12-20 | インサーキット・エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332010A JPH03189834A (ja) | 1989-12-20 | 1989-12-20 | インサーキット・エミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03189834A true JPH03189834A (ja) | 1991-08-19 |
Family
ID=18250133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332010A Pending JPH03189834A (ja) | 1989-12-20 | 1989-12-20 | インサーキット・エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03189834A (ja) |
-
1989
- 1989-12-20 JP JP1332010A patent/JPH03189834A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314213A (ja) | デバッグ装置 | |
| JPS5886648A (ja) | トレ−ス装置 | |
| JPH03189834A (ja) | インサーキット・エミュレータ | |
| JPH0426138B2 (ja) | ||
| JPS59202548A (ja) | デバツグ装置 | |
| JP2800577B2 (ja) | デバッグ装置 | |
| JPH03134742A (ja) | デバッグ装置 | |
| JPH05241898A (ja) | ハードブレーク方式 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPH11249929A (ja) | プログラム制御されるユニット | |
| SU1171799A2 (ru) | Устройство дл прерывани при отладке программ | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPH01274253A (ja) | ソフトウェアブレーク方式 | |
| JPS59202550A (ja) | デバツグ装置 | |
| JPH04123139A (ja) | タスクディスパッチング方式 | |
| JPH02234238A (ja) | 実行ブレーク制御回路 | |
| JPH04259043A (ja) | インサーキット・エミュレータ | |
| JPH03141436A (ja) | デバッグ装置 | |
| JPH01169546A (ja) | マルチタスクデバッカ | |
| JPH01310450A (ja) | Ｉ／ｏエミュレータ | |
| JPH03252830A (ja) | 情報処理装置のデバッグ機構 | |
| JPS62264341A (ja) | マイクロプログラム・デバツグ装置 | |
| JPH06214828A (ja) | 対話型デバッグ制御装置 | |
| JPH0448344A (ja) | ファームウェアのデバック機構 | |
| JPS6063645A (ja) | プログラム評価装置 |