JPS5886648A - トレ−ス装置 - Google Patents

トレ−ス装置

Info

Publication number
JPS5886648A
JPS5886648A JP56186008A JP18600881A JPS5886648A JP S5886648 A JPS5886648 A JP S5886648A JP 56186008 A JP56186008 A JP 56186008A JP 18600881 A JP18600881 A JP 18600881A JP S5886648 A JPS5886648 A JP S5886648A
Authority
JP
Japan
Prior art keywords
address
signal
trace
register
outputted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56186008A
Other languages
English (en)
Inventor
Mitsunori Hirayama
光憲 平山
Kimio Yamanaka
山中　喜美雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56186008A priority Critical patent/JPS5886648A/ja
Priority to CH6664/82A priority patent/CH660243A5/de
Priority to US06/442,490 priority patent/US4571677A/en
Priority to DE19823242502 priority patent/DE3242502A1/de
Publication of JPS5886648A publication Critical patent/JPS5886648A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3636—Debugging of software by tracing the execution of the program

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、予め設定したアドレスと中央処理＠置の寮
朽アドレスとの一致を検出するプログラムのトレースｉ
ｉｍに関する０ 従来、プログラムのデバッグ等に用いらｎるこの種の装
置として第１図に示すものがあった。１は中央処理装置
、２はトレース装置である。中央処理装置１はプログラ
ムを実行するときは、次に貢物すぺ易命令のアドレスを
メモリ・アドレス・レジスタ３にセントしており、七の
内容なＮＥＸＴＡＤ個号で出力している。−力、トレー
ス装置２は、トレースすべき適当なアドレスをトレース
・アドレス・レジスタ４にセントしており、七の内容を
ｒｇＡＤ＠（で出力している。比較器５はＮＥＸＴＡＤ
（８号とＴＲＡＤ傷信号を比較し、一致が得らまたとき
は一致が検出さまたことを示すＥＱ＠号を発生する。Ｅ
Ｑ傷信号トレース制御ｓ６に入力８ｆ′する０トレ一ス
制御部６は、ＥＱ傷号によりトレース・アドレスとの一
致があったことを表示したり、トレースに必！！な次の
７ドレスをトレース・アドレス・レジスタ４に設定した
り、中央処理装置を停止さゼたすする機能をもつ０この
ような構成において１例えば１１２図に示すよう砿：、
メモリーアドレス・レジスタ３の内容即ちアドレスが順
次９９〜１０３に設定さ１％そｊらにより読み出８ｆす
るメモリ、（図示彦し）の内容、即ち命令がＭＯ〜Ｍ４
からなるものとする。そして命令Ｍ１、即ちアドレス１
００の処理で中央処理！１ｉｌｌのアヤエムレータの内
容ＡＣＣがＡＣＣ＞Ｍｌを満足したときは、プログラム
がアドレス１０３に分岐するものとする。−力、トレー
ス・アドレス・レジスタ４の内容が１０１であったとす
る。この場合、命令Ｍ１の実行により分岐が生じても、
メモリ・アドレス・レジスタ３は七の内容が１０１とな
り、ＥＱ＠号が出力さｎる。しかし、プログラムはアド
レス１０３の同各を貢杓する形成で史に進行する。
従来のトレース装置は、以上のように構成さｊ噴 ているので、中央部ｍｉｉ＊の実行ア′ドレスと一致し
ない結果を生ずることがあった。
この発明は、上記のよう々従来のものの欠漬を除去する
ためになさｊたちので、中央部８１＠直から出力さ１゛
ると共にメモリ・アドレス・レジスタの内容が次に！１
！朽すぺ巻真のアドレスであることを示す有効信号を用
い、この有効信号と比較器の出力との論理積をとること
により、中央処理装置に劣るプログラムの実行過程を正
確に把握することがＭＪ能と力るトレース装置を提供す
ることを目的とする。
以）、この発明の一実施例を図について説明する。９１
４３図において、７は演舞処理部で、メモリ・アドレス
・レジスタ３にセットさｊたアドレスが真に次に実行す
るアドレスである場合にパルスでＶＡＬＩＤ信号を発生
する機能をもっている。ＶＡＬＩＤ　（ｉｉ！号は７７
ド・ゲート８により比較器５の出力とアンドがとらｊ％
ＶＡＬＩＤＥＱ信号となる。七の他の部分は、ｍ１ｌｌ
ｉと同一部分である。
動作Ｈついて説明する。１３４図は中央部ＩＪ装置１の
動作を示す図である。メモリ・アドレス・レジスタ３の
内容が図示のように変化すると、ζ１に応じてｌｉＩ朽
アドアドレス化し、演算処理部１からＶＡＬＩＤ＠号が
出力−８ｆ′する。しかし、１１行アドレスが１００と
なると、メモリ！アドレス・レジスタ３のＮＫＸＴＡＤ
信号は１０１を示し、トレース・アドレスｅレジスタ４
の内容と一致し、比較器５の出力を）Ｓｌにする。しか
し、演算制御部１は分°岐命令を実行したのでＶＡＬＩ
Ｄ１号をｉ力しない０このため、アンド・ゲート８打開
とならず、ＶＡＬＩＤ　ＥＱ　［１号はｔｔｔ力８ｒｔ
ない０ＶＡＬＩＤＥＱａ号が出力さするのは、再度プロ
グラムがアドレｘ１００の命令を実行し、力１つ七のと
畠にＶＡＬＩＤｌｉ１号を出力する状態、即ち９Ｊ４２
図で、ＡＣＣ＞Ｍｌの判定がノーとなったときであるＯ
愈お、上記実施例では、デ／＜ツク１ｉｉｉの場合を説
明したが、プログラム・モニタｉｉｉ＊であってもよい
０ 以上の１うＩ：、この発明１：よｎば、トレース・アド
レスと１１！行アドレスとの一致検出条件ａ二中央処理
ｉｉｍの有効信号を付加したので、プログラムのｌｌ！
行過相を忠１＝トレースできる効果力１ある。
【図面の簡単な説明】
ｓ１図は従来のトレースｉｉ［のブロック図、第２図は
第ｉ＠ｔ：示す中央処理１１１ｍのプログラムのフロー
チャー″￥￥′％３図はこの発明の一笑１帽二よるトレ
ース装置のブロック図、第４図は第３図に示す装置の動
作のタイ建ング図である。 １・・・中央処理＠置、２・・・トレース装置、３川メ
モリ・アドレス・レジスタ、４−）レース、アドレス・
レジスタ、５・・・比較器、７・・・演舞制御部、８・
・・アンド・グー′ト。なお、図中、同一符号は同−又
は相当部分を示す。 代理人　　葛　野　個　−

Claims (1)

    【特許請求の範囲】
  1. 次に！ｌ！行すぺ自命令を格納したメモリのアドレスを
    記憶するレジスタ及び上記レジスタの内容が次に１１行
    すべき真のアドレスであるときに有効信号を発生する演
    舅制御部を備えた中央処理装置により貢物さする命令の
    アドレスと、予め設定した′トレース−７ドレスとの一
    致を横用するよう４ニしたトレース装置において、上記
    命令のアドレスと予め設定した上記トレース・アドレス
    との間の、一致を示す信号と上記有効信号との論理積を
    とる論理回路を備え、この論理回路のｗ刀をトレースの
    一致の検出信号としたことを特徴とするトレース装置。
JP56186008A 1981-11-18 1981-11-18 トレ−ス装置 Pending JPS5886648A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56186008A JPS5886648A (ja) 1981-11-18 1981-11-18 トレ−ス装置
CH6664/82A CH660243A5 (de) 1981-11-18 1982-11-16 Vorrichtung zur ablaufverfolgung eines programms.
US06/442,490 US4571677A (en) 1981-11-18 1982-11-17 Tracing system
DE19823242502 DE3242502A1 (de) 1981-11-18 1982-11-18 Tracing-system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56186008A JPS5886648A (ja) 1981-11-18 1981-11-18 トレ−ス装置

Publications (1)

Publication Number Publication Date
JPS5886648A true JPS5886648A (ja) 1983-05-24

Family

ID=16180750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56186008A Pending JPS5886648A (ja) 1981-11-18 1981-11-18 トレ−ス装置

Country Status (4)

Country Link
US (1) US4571677A (ja)
JP (1) JPS5886648A (ja)
CH (1) CH660243A5 (ja)
DE (1) DE3242502A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261381A (ja) * 1986-05-09 1987-11-13 株式会社　高山電子計算センタ− ボウリングカウント装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188626A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd マイクロプロセツサ
US4674089A (en) * 1985-04-16 1987-06-16 Intel Corporation In-circuit emulator
JPS62229343A (ja) * 1986-03-29 1987-10-08 Toshiba Corp プログラム・カウンタ表示方式
CA1268557A (en) * 1986-04-01 1990-05-01 Mikio Tomioka Method for displaying program executing circumstances and an apparatus using the same
US4819233A (en) * 1987-04-08 1989-04-04 Westinghouse Electric Corp. Verification of computer software
US4910663A (en) * 1987-07-10 1990-03-20 Tandem Computers Incorporated System for measuring program execution by replacing an executable instruction with interrupt causing instruction
JPH01241636A (ja) * 1988-03-17 1989-09-26 Internatl Business Mach Corp <Ibm> データ処理システム
US4924466A (en) * 1988-06-30 1990-05-08 International Business Machines Corp. Direct hardware error identification method and apparatus for error recovery in pipelined processing areas of a computer system
US5067073A (en) * 1988-08-02 1991-11-19 International Business Machines Corporation Embedded tracing method for identifying program executed paths
US5121489A (en) * 1988-08-02 1992-06-09 International Business Machines Corporation Tracing method for identifying program execution paths using a trace points bit map with one-to-one correspondence with embedded trace points
JPH02133834A (ja) * 1988-11-14 1990-05-23 Nec Corp インサートキットエミュレータ
US5134701A (en) * 1989-02-10 1992-07-28 Hewlett-Packard Co. Test apparatus performing runtime replacement of program instructions with breakpoint instructions for processor having multiple instruction fetch capabilities
US5222220A (en) * 1989-11-16 1993-06-22 Mehta Hemang S Microprocessor stack built-in guards
US5551050A (en) * 1989-12-20 1996-08-27 Texas Instruments Incorporated System and method using synchronized processors to perform real time internal monitoring of a data processing device
JP2526690B2 (ja) * 1990-02-27 1996-08-21 三菱電機株式会社 プログラマブルコントロ―ラの制御方法
JPH03252731A (ja) * 1990-03-01 1991-11-12 Fujitsu Ltd マイクロプロセッサ
US5151981A (en) * 1990-07-13 1992-09-29 International Business Machines Corporation Instruction sampling instrumentation
JPH05341819A (ja) * 1991-02-05 1993-12-24 Mitsubishi Electric Corp Ｓｆｃプログラムのデバッグ装置及びデバッグ方法
US5623665A (en) * 1992-01-13 1997-04-22 Sony Corporation Electronic apparatus for patching a read-only memory
JP3230262B2 (ja) * 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
JPH06318261A (ja) * 1992-09-18 1994-11-15 Sony Corp 電子装置
JP3810805B2 (ja) * 1992-09-19 2006-08-16 ソニー株式会社 情報修正システム
JP3284614B2 (ja) * 1992-09-19 2002-05-20 ソニー株式会社 電子装置
JPH06161822A (ja) * 1992-11-20 1994-06-10 Mitsubishi Electric Corp マイクロプロセッサ
US5446876A (en) * 1994-04-15 1995-08-29 International Business Machines Corporation Hardware mechanism for instruction/data address tracing
JP2581018B2 (ja) * 1994-09-12 1997-02-12 日本電気株式会社 データ処理装置
US5758061A (en) * 1995-12-15 1998-05-26 Plum; Thomas S. Computer software testing method and apparatus
KR100206887B1 (ko) * 1995-12-31 1999-07-01 구본준 프로그램 오동작 방지를 위한 씨피유
US5896535A (en) * 1996-08-20 1999-04-20 Telefonaktiebolaget L M Ericsson (Publ) Method and system for testing computer system software
US6513155B1 (en) * 1997-12-12 2003-01-28 International Business Machines Corporation Method and system for merging event-based data and sampled data into postprocessed trace output
US6438715B1 (en) * 1998-05-04 2002-08-20 Stmicroelectronics N.V. Trace operations in an integrated circuit for a disk drive
AU763141B2 (en) * 1999-04-19 2003-07-17 Motorola Australia Pty Ltd A method of detecting illegal sequences of code execution
US7171497B2 (en) * 2002-11-22 2007-01-30 Texas Instruments Incorporated Progressive extended compression mask for dynamic trace
JP2004185060A (ja) * 2002-11-29 2004-07-02 Renesas Technology Corp マイクロコンピュータ
US7464874B2 (en) * 2005-02-24 2008-12-16 Robert William Donner Method and system for transparent and secure vote tabulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621245A (en) * 1979-07-30 1981-02-27 Fujitsu Ltd Detection system of address coincidence system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3415981A (en) * 1967-10-10 1968-12-10 Rca Corp Electronic computer with program debugging facility
US3518413A (en) * 1968-03-21 1970-06-30 Honeywell Inc Apparatus for checking the sequencing of a data processing system
DE1927549A1 (de) * 1969-05-30 1970-12-03 Ibm Deutschland Fehlerpruefeinrichtung in elektronischen Datenverarbeitungsanlagen
US3763474A (en) * 1971-12-09 1973-10-02 Bell Telephone Labor Inc Program activated computer diagnostic system
US3813531A (en) * 1973-01-02 1974-05-28 Honeywell Inf Systems Diagnostic checking apparatus
SU763900A1 (ru) * 1978-06-21 1980-09-15 Предприятие П/Я Г-4152 Устройство дл отладки программ
US4315313A (en) * 1979-12-27 1982-02-09 Ncr Corporation Diagnostic circuitry in a data processor
US4453093A (en) * 1982-04-02 1984-06-05 Honeywell Information Systems Inc. Multiple comparison circuitry for providing a software error trace signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621245A (en) * 1979-07-30 1981-02-27 Fujitsu Ltd Detection system of address coincidence system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62261381A (ja) * 1986-05-09 1987-11-13 株式会社　高山電子計算センタ− ボウリングカウント装置

Also Published As

Publication number Publication date
DE3242502A1 (de) 1983-05-26
US4571677A (en) 1986-02-18
CH660243A5 (de) 1987-03-31
DE3242502C2 (ja) 1990-06-07

Similar Documents

Publication Publication Date Title
JPS5886648A (ja) トレ−ス装置
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPH02127731A (ja) 演算レジスタのバイパスチェック方式
JPS60237503A (ja) シ−ケンスコントロ−ラの高速処理方式
JPS62279438A (ja) トレ−ス回路
JPH01121950A (ja) トレース機能付マイクロプロセッサ
JPH0314148A (ja) プログラム破壊検出装置
JPS59188900A (ja) デ−タ処理装置
JPS6282439A (ja) 擬似障害発生方式
JPH01185738A (ja) アドレストレース回路
JPH03282641A (ja) データ駆動型装置の実行時間測定方法
JPS63113743A (ja) 計算機ハ−ドウエアデバツギング方式
JPS61272872A (ja) ベクトル演算装置
JPS6349846A (ja) 演算処理装置
JPH04367902A (ja) プログラマブルコントローラ
JPS6042968B2 (ja) 情報処理装置
JPS58205256A (ja) データ処理方法
JPH04242871A (ja) データフロー計算機のライトモジュール
JPS61151745A (ja) 割込処理方式
JPH02100145A (ja) マイクロプログラム制御方式の計算機システム
JPS6217837A (ja) デ−タ処理システム
JPS62143143A (ja) ブランチトレ−ス制御方式
JPH04138532A (ja) 暴走検出回路
JPS58115516A (ja) バス・トレ−サ
JPH0264828A (ja) アドレストレース回路