JPH0319002A - Internal processing method for programmable controller - Google Patents
Internal processing method for programmable controllerInfo
- Publication number
- JPH0319002A JPH0319002A JP15368289A JP15368289A JPH0319002A JP H0319002 A JPH0319002 A JP H0319002A JP 15368289 A JP15368289 A JP 15368289A JP 15368289 A JP15368289 A JP 15368289A JP H0319002 A JPH0319002 A JP H0319002A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- input
- data processing
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラの内部処理方法に
関し、詳しくは、入出力装置で行なわれる入/出力デー
タ処理やメツセージデータ処理等の複数のデータ処理を
制御するプログラマブルコントローラの内部処理方法に
関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an internal processing method of a programmable controller, and more specifically, to a method for processing multiple data such as input/output data processing and message data processing performed by an input/output device. The present invention relates to an internal processing method of a programmable controller.
(従来の技術〕
プログラマブルコントローラ(以下、PCという)の−
殻内な構成は、主に、各種外部機器を接続しこれら機器
からの入力データに所定の処理を施したり、あるいは外
部機器へ出力するデータの処理を行なうための入出力装
置と、これら入出力a置で入/出力されるデータの処理
やデータ授受を1llII制御するプロセッサとからな
り、例えばセンサ等の外部機器から入力される入力デー
タに基つき同様に外部機器としてのモータ等にデータを
出力してこのモータを?1iIJ御するというように、
接続される外部機器から構成されるシステム全体の制御
を行なうものである。(Prior art) Programmable controller (hereinafter referred to as PC) -
The internal configuration mainly consists of input/output devices for connecting various external devices and performing predetermined processing on input data from these devices, or for processing data output to external devices, and these input/output devices. It consists of a processor that controls the processing of data input/output at a position and the data exchange, and outputs data to a motor etc. as an external device based on input data input from an external device such as a sensor. And this motor? 1iIJ control, etc.
It controls the entire system consisting of connected external devices.
葦だ、外部機器としてパーソナルコンピュータや、フロ
ッピーディスク等の外部記憶装置等も接続することがで
き、PCを用いたより多様で柔軟なシステムを構成する
ことが可能となる。PCシステムとしては、例えば生産
工場等における加工。Furthermore, it is possible to connect a personal computer or an external storage device such as a floppy disk as an external device, making it possible to configure a more diverse and flexible system using a PC. As a PC system, for example, processing in a production factory, etc.
組豆て工程や搬送ラインのシステム、また、工程上の物
流の監視、 ?!IIJ御システムシステムが、PCシ
ステムはこれにとどまらず広範囲な分野で用いられつつ
ある。Monitoring the assembling process, transportation line system, and logistics during the process? ! IIJ control systems and PC systems are now being used in a wide range of fields.
第2図は、PCにおける内部処理構成の一例を示す模式
的ブロック図である。FIG. 2 is a schematic block diagram showing an example of an internal processing configuration in a PC.
同図において、1はプロセッサであり、PCシステムの
いわゆるユーザープログラムに従いPCシステム全体の
制御を実行すると共に、これに伴なう入出力装置でのデ
ータ授受、データ処理の実行を制御する。2は入出力装
置であり、接続される外部機器との間のデータ授受およ
びこれらデータの処理を実行する。なお、ここでは入出
力装置2は、入力専用の外部機器を接続する入力装置。In the figure, a processor 1 controls the entire PC system according to a so-called user program of the PC system, and also controls data exchange and data processing with input/output devices. Reference numeral 2 denotes an input/output device that exchanges data with connected external devices and processes these data. Note that here, the input/output device 2 is an input device to which an input-only external device is connected.
出力専用の外部機器を接続する出力装置、あるいは両方
を兼用する入/出力装置のいずれかを示す。This indicates either an output device that connects an external device exclusively for output, or an input/output device that serves both purposes.
主に、以上のようなプロセッサ1と入出力装置2とで構
成されるPCシステムは、接続される外部機器の各々に
対応して複数の入出力装置を有し、これら入出力装置と
プロセッサとの間での制御信号やデータの授受は、共同
のバスを介して行なわれるのが一般的である。このため
、第2図に示すように各入出力装置2は自肴のデータ処
理が終了すると、この旨を割込み4にてプロセッサ1へ
伝達し、これに基づきプロセッサ1は割込みを発生した
入出力装置や、あるいは他の入出力装置に新たな処理要
求3を出力する。A PC system mainly composed of the processor 1 and the input/output device 2 as described above has a plurality of input/output devices corresponding to each external device to be connected, and these input/output devices and the processor Control signals and data are generally exchanged between them via a common bus. Therefore, as shown in FIG. 2, when each input/output device 2 finishes processing data for its own dish, it transmits this to the processor 1 using an interrupt 4, and based on this, the processor 1 uses the input/output device that generated the interrupt. A new processing request 3 is output to the device or other input/output device.
また、例えば外部機器として接続されるパーソナルコン
ビ、−夕等から所定の処理実行を要求する旨のいわゆる
メツセージデータの処理要求がある場合にも割込み4は
発生する。Interruption 4 also occurs when there is a so-called message data processing request requesting execution of a predetermined process from, for example, a personal combination connected as an external device.
第3図は上述した内部処理の手順の一従来例を示すフロ
ーチャートである。FIG. 3 is a flowchart showing a conventional example of the above-mentioned internal processing procedure.
入出力装置が上記各種データ処理やデータ授受を行なう
ため動作している間は新たな処理要求を行なえないため
、ステップS31で入出力装置が停止しているか否かを
、例えば入出力装置の各々に対応して設けられたフラグ
を参照して判断し、停止中の場合は、ステップS32で
当該停止と判断された入出力装置に入出力データ処理を
要求しステ、プ833へ進む。停止していないと判断さ
れた場合も、ステ、プS33へ進み、ステ、プS31と
同様にしてメツセージデータ処理を要求する入出力装置
が停止中か否かを判断する。ここで、肯定判断であれば
当該入出力装置にメツセージデータ処理の要求を行なっ
てステ、プ831へ戻り、舌足判断の場合は直接ステッ
プ831へ戻る。Since no new processing requests can be made while the input/output devices are operating to perform the above-mentioned various data processing and data exchange, it is checked in step S31 whether or not the input/output devices are stopped, for example, for each of the input/output devices. If the input/output device is stopped, a request is made to input/output data processing from the input/output device determined to be stopped in step S32, and the process advances to step 833. If it is determined that the message data processing is not stopped, the process proceeds to step S33, and it is determined whether or not the input/output device requesting message data processing is stopped, in the same manner as in step S31. Here, if the determination is affirmative, the process requests the input/output device to process the message data and returns to step 831; if the determination is positive, the process returns directly to step 831.
ここで、例えば処理を終了した等を示す割込み4が図中
ステップ85またはステップS6のタイミングで入ると
、処理実行は次の処理、すなわちステ、ブ531gたは
ステップS 32 、D)ら行なわれることにfjる。Here, if an interrupt 4 indicating, for example, that the process has ended occurs at the timing of step 85 or step S6 in the figure, the process is executed from the next process, that is, step 531g or step S32, D). Especially fjru.
ところで、入出力データ処理が各入出力装置においてサ
イクリックに行なわれるのに対応して、その処理終了を
示す割込み4は足期的に入いる場合がほとんどであり、
このような場合、例えば割込み4のほとんどがステップ
S5のタイミングで入いると、ステップ832の処理、
すなわち入出力データ処理要求のみがもっばら行なわれ
、メツセージデータ処理が仲々実行されないことがある
。Incidentally, as input/output data processing is performed cyclically in each input/output device, interrupt 4 indicating the end of the processing is almost always entered periodically.
In such a case, for example, if most of the interrupts 4 occur at the timing of step S5, the processing of step 832,
In other words, only input/output data processing requests are carried out, and message data processing may not be carried out at all.
また、割込み4のほとんどがステップS6のタイミング
で入いる場合には1以上のことと反対のことがいえ、入
出力データ処理が遅れることになる。Furthermore, if most of the interrupts 4 occur at the timing of step S6, the opposite is true, and the input/output data processing will be delayed.
本発明は上述した従来の内部処理における課題を解消す
ることを目的とするものであり、入出力装置において実
行される4M、数のデータ処理を制御するPCの内部処
理方法において、複数のデータ処理の各々についてその
処理要求をする前に、最前に行なわれた処理要求が伺ん
であるかを判別し、この判別に基づいて他の処理を要求
するようにすることにより同じ処理要求が連続しないよ
うにして、特定の処理の実行が遅れないようにしたPC
の内部処理方法を提供することを目的とする。The present invention aims to solve the above-mentioned problems in the conventional internal processing. Before making a processing request for each, it is determined whether the most recent processing request has been received, and other processing is requested based on this determination, thereby preventing the same processing request from occurring consecutively. PC to avoid delays in executing certain processes.
The purpose is to provide an internal processing method for
前述した目的を達成するために本発明は、外部機器を接
続し、該外部機器に関する複数のデータ処理を行なう入
出力装置を有し、該入出力装置の前記データ処理状態に
応じて該入出力装置による前記複数のデータ処理の実行
を制御するプログラマブルコントローラの内部処理方法
において、前記複数のデータ処理の各々についての当該
処理の要求を行なう前に、最前に行なわれたデータ処理
を判別し、当該判別に基つき当該判別以降最先に行なう
データ処理を定めることを特徴とする。In order to achieve the above-mentioned object, the present invention has an input/output device to which an external device is connected and performs a plurality of data processing related to the external device, and the input/output device is connected to an external device and has an input/output device that processes a plurality of data regarding the external device. In an internal processing method of a programmable controller that controls the execution of the plurality of data processes by the device, before requesting each of the plurality of data processes, the most recently performed data processing is determined, and the data processing is executed most recently. The method is characterized in that, based on the determination, the first data processing to be performed after the determination is determined.
入出力装置において実行される複数のデータ処理を制御
するPCの内部処理方法において、複数のデータ処理の
各々についてその処理要求をする前に、最前に行なわれ
た処理要求が何んである7J)を判別し、この判別に基
づいて他の処理を要求することにより同じ処理要求が連
続しないようにすることができる。In the internal processing method of a PC that controls multiple data processes executed in an input/output device, before making a processing request for each of the multiple data processes, it is necessary to check 7J) which processing request was made most recently. By making a determination and requesting other processing based on this determination, it is possible to prevent the same processing request from occurring consecutively.
以下、図面を参照して本発明の一実施例を詳細に説明す
る。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第1図は、本発明の一実施例を示すプロセッサによる内
部処理手順のフローチャートである。FIG. 1 is a flowchart of an internal processing procedure by a processor showing one embodiment of the present invention.
同図に示す処理手順が第3図に示した従来例と異なるの
は、入出力装置が停止中か否かの判断を行なうステップ
811および814の各々の次のステップで、最前に行
なわれた処理要求が次のステップで行なわれる処理要求
か否かを、例えばフラグを参照して判別するためのステ
ップ812および315の処理を行なうことである。The processing procedure shown in the same figure differs from the conventional example shown in FIG. The process of steps 812 and 315 is performed to determine whether the processing request is a processing request to be performed in the next step, for example, by referring to a flag.
これにより、ステップ812で前回に入出力データ処理
が行なわれたと判別された場合には、ステ、プ816で
メツセージデータ処理を要求し、前回が入出力データ処
理でない場合にはステップS13で入出力データ処理を
行なう。As a result, if it is determined in step 812 that input/output data processing was performed last time, message data processing is requested in step 816, and if input/output data processing was not performed last time, input/output data processing is performed in step S13. Perform data processing.
同様にステップ815では前回の処理がメツセージデー
タ処理か否かを判別し、この判別に応じてステップ8.
13またはステップS 16の処理を行なう。Similarly, in step 815, it is determined whether or not the previous process was message data processing, and depending on this determination, step 8.
13 or step S16.
なお、前回に行なわれたデータ処理の判別を行なう処理
を、必ずしも上述した実施例のよう(こ各データ処理要
求の前に個々に行なう必要はなく、例えば各処理に対応
した複数のフラグを参照することによって最前に行なわ
れた処理の判別を1回行ない、この判別に基づいて次に
行なう処理要求を定めるようにしてもよい。Note that the process for determining the data processing that was performed last time is not necessarily performed as in the above embodiment (it is not necessary to perform this individually before each data processing request, for example, by referring to multiple flags corresponding to each process). By doing so, the most recently performed process may be determined once, and the next process request may be determined based on this determination.
以上の説明から明らかなように、本発明によれば入出力
装置において実行される複数のデータ処理をftrlJ
#するPCの内部処理方法において、複数のデータ処
理の各々についてその要求をする前に、最前に行なわれ
た処理要求が何んであるかを判別し、この判別に基づい
て他の処理を要求することにより同じ処理が連続しない
ようにすることができる。As is clear from the above description, according to the present invention, multiple data processes executed in an input/output device are
In the internal processing method of a PC, before making a request for each of multiple data processes, it determines what the most recent processing request was, and requests other processing based on this determination. By doing this, it is possible to prevent the same processing from occurring consecutively.
この結果、特定の処理のみがもっばら行なわれるような
場合が無くなり、入出力装置において実行される複数の
データ処理を所定の順序で実行でき特定の処理のみその
実行が遅れることを防止することが可能となる。As a result, there are no cases where only specific processing is performed, and multiple data processing performed on the input/output device can be performed in a predetermined order, and execution of specific processing can be prevented from being delayed. It becomes possible.
第1図は本発明の一実施例にかかるPCの内部処理を示
すフローチャート、第2図はPCにおける内部処理の構
成を示す模式的ブロック図、@3図はPCの内部処理の
一従来例を示すフローチャートである。Fig. 1 is a flowchart showing the internal processing of a PC according to an embodiment of the present invention, Fig. 2 is a schematic block diagram showing the configuration of the internal processing of the PC, and Fig. 3 shows a conventional example of the internal processing of the PC. FIG.
Claims (1)
タ処理を行なう入出力装置を有し、該入出力装置の前記
データ処理状態に応じて該入出力装置による前記複数の
データ処理の実行を制御するプログラマブルコントロー
ラの内部処理方法において、 前記複数のデータ処理の各々についての当該処理の要求
を行なう前に、最前に行なわれたデータ処理を判別し、 当該判別に基づき当該判別以降最先に行なうデータ処理
を定める ことを特徴とするプログラマブルコントローラの内部処
理方法。[Scope of Claims] 1) An input/output device to which an external device is connected and which processes a plurality of data regarding the external device; In an internal processing method of a programmable controller that controls the execution of data processing, before making a request for each of the plurality of data processings, the most recently performed data processing is determined, and the data processing is performed based on the determination. An internal processing method for a programmable controller, characterized by determining the first data processing to be performed after determination.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368289A JPH0319002A (en) | 1989-06-16 | 1989-06-16 | Internal processing method for programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368289A JPH0319002A (en) | 1989-06-16 | 1989-06-16 | Internal processing method for programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319002A true JPH0319002A (en) | 1991-01-28 |
Family
ID=15567857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15368289A Pending JPH0319002A (en) | 1989-06-16 | 1989-06-16 | Internal processing method for programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319002A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152702A (en) * | 1984-08-23 | 1986-03-15 | Nec Corp | Sequence controller |
-
1989
- 1989-06-16 JP JP15368289A patent/JPH0319002A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152702A (en) * | 1984-08-23 | 1986-03-15 | Nec Corp | Sequence controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63238630A (en) | Interruption controller for microprocessor | |
| JP2527821B2 (en) | Data processing method and input / output device | |
| JPH0319002A (en) | Internal processing method for programmable controller | |
| JPS60194647A (en) | Data transmission system | |
| JP2000089971A (en) | Method and device for controlling interruption order | |
| KR100253790B1 (en) | How to interface medium and large computer controller boards | |
| JPS61151745A (en) | Interruption processing system | |
| JPH01319849A (en) | Interrupting circuit | |
| JPH03167633A (en) | Control method for interruption program | |
| JPH03288205A (en) | Programmable controller system | |
| JPH0367357A (en) | Multi-cpu system | |
| JPH02284206A (en) | Programmable controller | |
| JPH07334210A (en) | Programmable controller system | |
| JPS6232561A (en) | Control system for multiprocessor system | |
| JPH02240758A (en) | Interruption vector control system | |
| JPH03130832A (en) | Interruption controller | |
| JP2000029850A (en) | Task controlling method using inter-processor communication of operating system | |
| JPH02311903A (en) | Programmable controller | |
| JPH0325552A (en) | Bus connector | |
| JP2001154861A (en) | System and method for asynchronously ending process | |
| JPH0431421B2 (en) | ||
| JPH11282792A (en) | Device control system | |
| JPH07287608A (en) | Duplex synchronous control device for programmable controller | |
| JPS5856057A (en) | Interruption signal generating device | |
| JPS6010381A (en) | System for deciding input and output interruption reception processor in multi-processor system |