JPH0319002A - プログラマブルコントローラの内部処理方法 - Google Patents
プログラマブルコントローラの内部処理方法Info
- Publication number
- JPH0319002A JPH0319002A JP15368289A JP15368289A JPH0319002A JP H0319002 A JPH0319002 A JP H0319002A JP 15368289 A JP15368289 A JP 15368289A JP 15368289 A JP15368289 A JP 15368289A JP H0319002 A JPH0319002 A JP H0319002A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- input
- data processing
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラの内部処理方法に
関し、詳しくは、入出力装置で行なわれる入/出力デー
タ処理やメツセージデータ処理等の複数のデータ処理を
制御するプログラマブルコントローラの内部処理方法に
関する。
関し、詳しくは、入出力装置で行なわれる入/出力デー
タ処理やメツセージデータ処理等の複数のデータ処理を
制御するプログラマブルコントローラの内部処理方法に
関する。
(従来の技術〕
プログラマブルコントローラ(以下、PCという)の−
殻内な構成は、主に、各種外部機器を接続しこれら機器
からの入力データに所定の処理を施したり、あるいは外
部機器へ出力するデータの処理を行なうための入出力装
置と、これら入出力a置で入/出力されるデータの処理
やデータ授受を1llII制御するプロセッサとからな
り、例えばセンサ等の外部機器から入力される入力デー
タに基つき同様に外部機器としてのモータ等にデータを
出力してこのモータを?1iIJ御するというように、
接続される外部機器から構成されるシステム全体の制御
を行なうものである。
殻内な構成は、主に、各種外部機器を接続しこれら機器
からの入力データに所定の処理を施したり、あるいは外
部機器へ出力するデータの処理を行なうための入出力装
置と、これら入出力a置で入/出力されるデータの処理
やデータ授受を1llII制御するプロセッサとからな
り、例えばセンサ等の外部機器から入力される入力デー
タに基つき同様に外部機器としてのモータ等にデータを
出力してこのモータを?1iIJ御するというように、
接続される外部機器から構成されるシステム全体の制御
を行なうものである。
葦だ、外部機器としてパーソナルコンピュータや、フロ
ッピーディスク等の外部記憶装置等も接続することがで
き、PCを用いたより多様で柔軟なシステムを構成する
ことが可能となる。PCシステムとしては、例えば生産
工場等における加工。
ッピーディスク等の外部記憶装置等も接続することがで
き、PCを用いたより多様で柔軟なシステムを構成する
ことが可能となる。PCシステムとしては、例えば生産
工場等における加工。
組豆て工程や搬送ラインのシステム、また、工程上の物
流の監視、 ?!IIJ御システムシステムが、PCシ
ステムはこれにとどまらず広範囲な分野で用いられつつ
ある。
流の監視、 ?!IIJ御システムシステムが、PCシ
ステムはこれにとどまらず広範囲な分野で用いられつつ
ある。
第2図は、PCにおける内部処理構成の一例を示す模式
的ブロック図である。
的ブロック図である。
同図において、1はプロセッサであり、PCシステムの
いわゆるユーザープログラムに従いPCシステム全体の
制御を実行すると共に、これに伴なう入出力装置でのデ
ータ授受、データ処理の実行を制御する。2は入出力装
置であり、接続される外部機器との間のデータ授受およ
びこれらデータの処理を実行する。なお、ここでは入出
力装置2は、入力専用の外部機器を接続する入力装置。
いわゆるユーザープログラムに従いPCシステム全体の
制御を実行すると共に、これに伴なう入出力装置でのデ
ータ授受、データ処理の実行を制御する。2は入出力装
置であり、接続される外部機器との間のデータ授受およ
びこれらデータの処理を実行する。なお、ここでは入出
力装置2は、入力専用の外部機器を接続する入力装置。
出力専用の外部機器を接続する出力装置、あるいは両方
を兼用する入/出力装置のいずれかを示す。
を兼用する入/出力装置のいずれかを示す。
主に、以上のようなプロセッサ1と入出力装置2とで構
成されるPCシステムは、接続される外部機器の各々に
対応して複数の入出力装置を有し、これら入出力装置と
プロセッサとの間での制御信号やデータの授受は、共同
のバスを介して行なわれるのが一般的である。このため
、第2図に示すように各入出力装置2は自肴のデータ処
理が終了すると、この旨を割込み4にてプロセッサ1へ
伝達し、これに基づきプロセッサ1は割込みを発生した
入出力装置や、あるいは他の入出力装置に新たな処理要
求3を出力する。
成されるPCシステムは、接続される外部機器の各々に
対応して複数の入出力装置を有し、これら入出力装置と
プロセッサとの間での制御信号やデータの授受は、共同
のバスを介して行なわれるのが一般的である。このため
、第2図に示すように各入出力装置2は自肴のデータ処
理が終了すると、この旨を割込み4にてプロセッサ1へ
伝達し、これに基づきプロセッサ1は割込みを発生した
入出力装置や、あるいは他の入出力装置に新たな処理要
求3を出力する。
また、例えば外部機器として接続されるパーソナルコン
ビ、−夕等から所定の処理実行を要求する旨のいわゆる
メツセージデータの処理要求がある場合にも割込み4は
発生する。
ビ、−夕等から所定の処理実行を要求する旨のいわゆる
メツセージデータの処理要求がある場合にも割込み4は
発生する。
第3図は上述した内部処理の手順の一従来例を示すフロ
ーチャートである。
ーチャートである。
入出力装置が上記各種データ処理やデータ授受を行なう
ため動作している間は新たな処理要求を行なえないため
、ステップS31で入出力装置が停止しているか否かを
、例えば入出力装置の各々に対応して設けられたフラグ
を参照して判断し、停止中の場合は、ステップS32で
当該停止と判断された入出力装置に入出力データ処理を
要求しステ、プ833へ進む。停止していないと判断さ
れた場合も、ステ、プS33へ進み、ステ、プS31と
同様にしてメツセージデータ処理を要求する入出力装置
が停止中か否かを判断する。ここで、肯定判断であれば
当該入出力装置にメツセージデータ処理の要求を行なっ
てステ、プ831へ戻り、舌足判断の場合は直接ステッ
プ831へ戻る。
ため動作している間は新たな処理要求を行なえないため
、ステップS31で入出力装置が停止しているか否かを
、例えば入出力装置の各々に対応して設けられたフラグ
を参照して判断し、停止中の場合は、ステップS32で
当該停止と判断された入出力装置に入出力データ処理を
要求しステ、プ833へ進む。停止していないと判断さ
れた場合も、ステ、プS33へ進み、ステ、プS31と
同様にしてメツセージデータ処理を要求する入出力装置
が停止中か否かを判断する。ここで、肯定判断であれば
当該入出力装置にメツセージデータ処理の要求を行なっ
てステ、プ831へ戻り、舌足判断の場合は直接ステッ
プ831へ戻る。
ここで、例えば処理を終了した等を示す割込み4が図中
ステップ85またはステップS6のタイミングで入ると
、処理実行は次の処理、すなわちステ、ブ531gたは
ステップS 32 、D)ら行なわれることにfjる。
ステップ85またはステップS6のタイミングで入ると
、処理実行は次の処理、すなわちステ、ブ531gたは
ステップS 32 、D)ら行なわれることにfjる。
ところで、入出力データ処理が各入出力装置においてサ
イクリックに行なわれるのに対応して、その処理終了を
示す割込み4は足期的に入いる場合がほとんどであり、
このような場合、例えば割込み4のほとんどがステップ
S5のタイミングで入いると、ステップ832の処理、
すなわち入出力データ処理要求のみがもっばら行なわれ
、メツセージデータ処理が仲々実行されないことがある
。
イクリックに行なわれるのに対応して、その処理終了を
示す割込み4は足期的に入いる場合がほとんどであり、
このような場合、例えば割込み4のほとんどがステップ
S5のタイミングで入いると、ステップ832の処理、
すなわち入出力データ処理要求のみがもっばら行なわれ
、メツセージデータ処理が仲々実行されないことがある
。
また、割込み4のほとんどがステップS6のタイミング
で入いる場合には1以上のことと反対のことがいえ、入
出力データ処理が遅れることになる。
で入いる場合には1以上のことと反対のことがいえ、入
出力データ処理が遅れることになる。
本発明は上述した従来の内部処理における課題を解消す
ることを目的とするものであり、入出力装置において実
行される4M、数のデータ処理を制御するPCの内部処
理方法において、複数のデータ処理の各々についてその
処理要求をする前に、最前に行なわれた処理要求が伺ん
であるかを判別し、この判別に基づいて他の処理を要求
するようにすることにより同じ処理要求が連続しないよ
うにして、特定の処理の実行が遅れないようにしたPC
の内部処理方法を提供することを目的とする。
ることを目的とするものであり、入出力装置において実
行される4M、数のデータ処理を制御するPCの内部処
理方法において、複数のデータ処理の各々についてその
処理要求をする前に、最前に行なわれた処理要求が伺ん
であるかを判別し、この判別に基づいて他の処理を要求
するようにすることにより同じ処理要求が連続しないよ
うにして、特定の処理の実行が遅れないようにしたPC
の内部処理方法を提供することを目的とする。
前述した目的を達成するために本発明は、外部機器を接
続し、該外部機器に関する複数のデータ処理を行なう入
出力装置を有し、該入出力装置の前記データ処理状態に
応じて該入出力装置による前記複数のデータ処理の実行
を制御するプログラマブルコントローラの内部処理方法
において、前記複数のデータ処理の各々についての当該
処理の要求を行なう前に、最前に行なわれたデータ処理
を判別し、当該判別に基つき当該判別以降最先に行なう
データ処理を定めることを特徴とする。
続し、該外部機器に関する複数のデータ処理を行なう入
出力装置を有し、該入出力装置の前記データ処理状態に
応じて該入出力装置による前記複数のデータ処理の実行
を制御するプログラマブルコントローラの内部処理方法
において、前記複数のデータ処理の各々についての当該
処理の要求を行なう前に、最前に行なわれたデータ処理
を判別し、当該判別に基つき当該判別以降最先に行なう
データ処理を定めることを特徴とする。
入出力装置において実行される複数のデータ処理を制御
するPCの内部処理方法において、複数のデータ処理の
各々についてその処理要求をする前に、最前に行なわれ
た処理要求が何んである7J)を判別し、この判別に基
づいて他の処理を要求することにより同じ処理要求が連
続しないようにすることができる。
するPCの内部処理方法において、複数のデータ処理の
各々についてその処理要求をする前に、最前に行なわれ
た処理要求が何んである7J)を判別し、この判別に基
づいて他の処理を要求することにより同じ処理要求が連
続しないようにすることができる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第1図は、本発明の一実施例を示すプロセッサによる内
部処理手順のフローチャートである。
部処理手順のフローチャートである。
同図に示す処理手順が第3図に示した従来例と異なるの
は、入出力装置が停止中か否かの判断を行なうステップ
811および814の各々の次のステップで、最前に行
なわれた処理要求が次のステップで行なわれる処理要求
か否かを、例えばフラグを参照して判別するためのステ
ップ812および315の処理を行なうことである。
は、入出力装置が停止中か否かの判断を行なうステップ
811および814の各々の次のステップで、最前に行
なわれた処理要求が次のステップで行なわれる処理要求
か否かを、例えばフラグを参照して判別するためのステ
ップ812および315の処理を行なうことである。
これにより、ステップ812で前回に入出力データ処理
が行なわれたと判別された場合には、ステ、プ816で
メツセージデータ処理を要求し、前回が入出力データ処
理でない場合にはステップS13で入出力データ処理を
行なう。
が行なわれたと判別された場合には、ステ、プ816で
メツセージデータ処理を要求し、前回が入出力データ処
理でない場合にはステップS13で入出力データ処理を
行なう。
同様にステップ815では前回の処理がメツセージデー
タ処理か否かを判別し、この判別に応じてステップ8.
13またはステップS 16の処理を行なう。
タ処理か否かを判別し、この判別に応じてステップ8.
13またはステップS 16の処理を行なう。
なお、前回に行なわれたデータ処理の判別を行なう処理
を、必ずしも上述した実施例のよう(こ各データ処理要
求の前に個々に行なう必要はなく、例えば各処理に対応
した複数のフラグを参照することによって最前に行なわ
れた処理の判別を1回行ない、この判別に基づいて次に
行なう処理要求を定めるようにしてもよい。
を、必ずしも上述した実施例のよう(こ各データ処理要
求の前に個々に行なう必要はなく、例えば各処理に対応
した複数のフラグを参照することによって最前に行なわ
れた処理の判別を1回行ない、この判別に基づいて次に
行なう処理要求を定めるようにしてもよい。
以上の説明から明らかなように、本発明によれば入出力
装置において実行される複数のデータ処理をftrlJ
#するPCの内部処理方法において、複数のデータ処
理の各々についてその要求をする前に、最前に行なわれ
た処理要求が何んであるかを判別し、この判別に基づい
て他の処理を要求することにより同じ処理が連続しない
ようにすることができる。
装置において実行される複数のデータ処理をftrlJ
#するPCの内部処理方法において、複数のデータ処
理の各々についてその要求をする前に、最前に行なわれ
た処理要求が何んであるかを判別し、この判別に基づい
て他の処理を要求することにより同じ処理が連続しない
ようにすることができる。
この結果、特定の処理のみがもっばら行なわれるような
場合が無くなり、入出力装置において実行される複数の
データ処理を所定の順序で実行でき特定の処理のみその
実行が遅れることを防止することが可能となる。
場合が無くなり、入出力装置において実行される複数の
データ処理を所定の順序で実行でき特定の処理のみその
実行が遅れることを防止することが可能となる。
第1図は本発明の一実施例にかかるPCの内部処理を示
すフローチャート、第2図はPCにおける内部処理の構
成を示す模式的ブロック図、@3図はPCの内部処理の
一従来例を示すフローチャートである。
すフローチャート、第2図はPCにおける内部処理の構
成を示す模式的ブロック図、@3図はPCの内部処理の
一従来例を示すフローチャートである。
Claims (1)
- 【特許請求の範囲】 1)外部機器を接続し、該外部機器に関する複数のデー
タ処理を行なう入出力装置を有し、該入出力装置の前記
データ処理状態に応じて該入出力装置による前記複数の
データ処理の実行を制御するプログラマブルコントロー
ラの内部処理方法において、 前記複数のデータ処理の各々についての当該処理の要求
を行なう前に、最前に行なわれたデータ処理を判別し、 当該判別に基づき当該判別以降最先に行なうデータ処理
を定める ことを特徴とするプログラマブルコントローラの内部処
理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368289A JPH0319002A (ja) | 1989-06-16 | 1989-06-16 | プログラマブルコントローラの内部処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368289A JPH0319002A (ja) | 1989-06-16 | 1989-06-16 | プログラマブルコントローラの内部処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319002A true JPH0319002A (ja) | 1991-01-28 |
Family
ID=15567857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15368289A Pending JPH0319002A (ja) | 1989-06-16 | 1989-06-16 | プログラマブルコントローラの内部処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319002A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152702A (ja) * | 1984-08-23 | 1986-03-15 | Nec Corp | シ−ケンス制御装置 |
-
1989
- 1989-06-16 JP JP15368289A patent/JPH0319002A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152702A (ja) * | 1984-08-23 | 1986-03-15 | Nec Corp | シ−ケンス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| JP2527821B2 (ja) | デ―タ処理方法及び入出力装置 | |
| JPH0319002A (ja) | プログラマブルコントローラの内部処理方法 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH01319849A (ja) | 割り込み回路 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPH0367357A (ja) | マルチcpuシステム | |
| JPH02284206A (ja) | プログラマブル・コントローラ | |
| JPH07334210A (ja) | プログラマブルコントローラシステム | |
| JPS6232561A (ja) | マルチプロセツサシステムの制御方式 | |
| JPH02240758A (ja) | 割込ベクタ制御方式 | |
| JPH03130832A (ja) | 割込み制御装置 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPH0325552A (ja) | バス接続装置 | |
| JP2001154861A (ja) | プロセス非同期終了システムおよび方法 | |
| JPH0431421B2 (ja) | ||
| JPH11282792A (ja) | デバイス制御システム | |
| JPH07287608A (ja) | プログラマブルコントローラの二重化同期制御装置 | |
| JPS5856057A (ja) | 割込信号発生装置 | |
| JPS6010381A (ja) | マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式 |