JPH03190129A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH03190129A JPH03190129A JP33000589A JP33000589A JPH03190129A JP H03190129 A JPH03190129 A JP H03190129A JP 33000589 A JP33000589 A JP 33000589A JP 33000589 A JP33000589 A JP 33000589A JP H03190129 A JPH03190129 A JP H03190129A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- thickness
- oxide film
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
誘電体分離基板の製造方法に関し、
薄くかつ均一な膜厚の半導体膜を形成することを目的と
し、 半導体基板上に熱酸化膜を介して形成された半導体膜に
対し該熱酸化膜に達する溝を選択的に形成する工程と、
この上に耐酸化性膜を堆積する工程と、液溝の底面の耐
酸化性膜を窓開けする工程と、窓開けされた該耐酸化性
膜をマスクにして液溝の底面を選択的に熱酸化し液溝の
底面の熱酸化膜の膜厚を増加させる工程と、該耐酸化性
膜を除去する工程と、液溝の底面の熱酸化膜をストッパ
として該半導体膜を研磨する工程を含むように構成する
。
し、 半導体基板上に熱酸化膜を介して形成された半導体膜に
対し該熱酸化膜に達する溝を選択的に形成する工程と、
この上に耐酸化性膜を堆積する工程と、液溝の底面の耐
酸化性膜を窓開けする工程と、窓開けされた該耐酸化性
膜をマスクにして液溝の底面を選択的に熱酸化し液溝の
底面の熱酸化膜の膜厚を増加させる工程と、該耐酸化性
膜を除去する工程と、液溝の底面の熱酸化膜をストッパ
として該半導体膜を研磨する工程を含むように構成する
。
本発明は誘電体分離基板の製造方法に関する。
ＩＣの素子間分離を行うために通常用いられるｐＲ横接
合、簡単なプロセスで形成できる利点がある反面、その
接合容量はＩＣの性能を制約する原因となる。特に、Ｃ
ＭＯ３ＩＣでは上記接合容量によりいわゆるラッチアン
プが生じ易くなり、ＩＣの信転性を著しく低下させる。
合、簡単なプロセスで形成できる利点がある反面、その
接合容量はＩＣの性能を制約する原因となる。特に、Ｃ
ＭＯ３ＩＣでは上記接合容量によりいわゆるラッチアン
プが生じ易くなり、ＩＣの信転性を著しく低下させる。
誘電体分離基板（Ｓｏｌ）は、素子間分離を酸化膜等の
誘電体で行うものであり、ｐｎ接合を用いる必要がない
ため上述のような問題は解消される。
誘電体で行うものであり、ｐｎ接合を用いる必要がない
ため上述のような問題は解消される。
しかし、高速のＩＣを形成するため必要とされるサブミ
クロンオーダーの薄くかつ均一な膜厚の半導体膜を有す
るＳｏｌ基板を製作することが難しくその解決が望まれ
ている。
クロンオーダーの薄くかつ均一な膜厚の半導体膜を有す
るＳｏｌ基板を製作することが難しくその解決が望まれ
ている。
通常のｓｏｉ基板は、例えば、酸化膜の形成された二枚
のシリコン基板の酸化膜同士を貼り合わせ熱処理等によ
り接着した後、一方のシリコン基板を研磨して薄いシリ
コン膜とすることにより得ることができる。しかし単に
シリコン基板を研磨するのみでは、膜厚の精度および均
一性を確保する上での制約により実用上１−以下とする
ことば困難である。ところが高速のＩＣを製作するため
には、サブミクロンオーダーの膜厚、たとえば、０．２
μｍ程度の膜厚の半導体膜を有するＳＯＩ基板を必要と
する。そこで通常は、厚い膜厚のシリコン膜を有するＳ
ｏｌ基板を出発基板として、以下に第２図を参照して述
べるような方法によりシリコン膜の膜厚をさらに薄くす
ることが行われている。
のシリコン基板の酸化膜同士を貼り合わせ熱処理等によ
り接着した後、一方のシリコン基板を研磨して薄いシリ
コン膜とすることにより得ることができる。しかし単に
シリコン基板を研磨するのみでは、膜厚の精度および均
一性を確保する上での制約により実用上１−以下とする
ことば困難である。ところが高速のＩＣを製作するため
には、サブミクロンオーダーの膜厚、たとえば、０．２
μｍ程度の膜厚の半導体膜を有するＳＯＩ基板を必要と
する。そこで通常は、厚い膜厚のシリコン膜を有するＳ
ｏｌ基板を出発基板として、以下に第２図を参照して述
べるような方法によりシリコン膜の膜厚をさらに薄くす
ることが行われている。
まず同図（ａｌに示すように、シリコン基板１上に熱酸
化膜２を介して膜厚３〜５μｍのシリコン膜３を有する
ｓｏｒ基板を前述したような方法で製作する。そしてこ
のシリコン膜３を反応性イオンエ・７チング（ＲＩ Ｅ
）法により選択エツチングして酸化膜２に達する溝４を
形成する。
化膜２を介して膜厚３〜５μｍのシリコン膜３を有する
ｓｏｒ基板を前述したような方法で製作する。そしてこ
のシリコン膜３を反応性イオンエ・７チング（ＲＩ Ｅ
）法により選択エツチングして酸化膜２に達する溝４を
形成する。
ついで同図（ｂ）に示すように、ＣＶＤ法を用いて全面
にシリコン酸化膜５を堆積する。
にシリコン酸化膜５を堆積する。
ついで同図（Ｃ１に示すように、溝４上をマスクしてシ
リコン酸化膜５をＲＩＥ法により選択的にエツチングす
る。ＲＩＥ法によるエツチングは異方性を有しているた
め、溝の側面のシリコン酸化膜５はエツチングされるこ
となく残される。
リコン酸化膜５をＲＩＥ法により選択的にエツチングす
る。ＲＩＥ法によるエツチングは異方性を有しているた
め、溝の側面のシリコン酸化膜５はエツチングされるこ
となく残される。
ついで、溶液中に石英粒子を含む研磨剤を分散させた研
磨液を用いて、シリコン膜３及び溝側面のシリコン酸化
膜５をその表面から研磨する。上記溶液としてシリコン
のエツチング液を用いることにより、エツチング液によ
る化学研磨と石英粒子による機械研磨とを同時に進行さ
せることができる。そして、シリコン膜の研磨速度はシ
リコンのエツチング液によって促進され、シリコン酸化
膜の研磨速度より早くなる。また、溝の側面のシリコン
酸化膜の研磨面積は、溝の底面のシリコン酸化膜の面積
に比べて小さいため、その研磨速度は早くなる。これは
、石英粒子による機械研磨の速度が研磨面積に依存して
おり、研磨面積が小さいほど早くなるというよく知られ
た事実による。
磨液を用いて、シリコン膜３及び溝側面のシリコン酸化
膜５をその表面から研磨する。上記溶液としてシリコン
のエツチング液を用いることにより、エツチング液によ
る化学研磨と石英粒子による機械研磨とを同時に進行さ
せることができる。そして、シリコン膜の研磨速度はシ
リコンのエツチング液によって促進され、シリコン酸化
膜の研磨速度より早くなる。また、溝の側面のシリコン
酸化膜の研磨面積は、溝の底面のシリコン酸化膜の面積
に比べて小さいため、その研磨速度は早くなる。これは
、石英粒子による機械研磨の速度が研磨面積に依存して
おり、研磨面積が小さいほど早くなるというよく知られ
た事実による。
以上のように上記研磨工程では、シリコン膜および溝の
側面のシリコン酸化膜の研磨速度が溝の底面のシリコン
酸化膜の研磨速度より早い。従って、研磨工程が進行し
てシリコン膜厚が溝の底面のシリコン酸化膜の膜厚に等
しくなったとき、研磨速度が急激に低下する。そこで、
この時点で研磨を中止する。即ち、上記研磨工程では、
溝の底面のシリコン酸化膜５をストッパとして利用する
ことにより、シリコン酸化膜５の膜厚に等しい膜厚を有
するシリコン膜３を得ることができる。
側面のシリコン酸化膜の研磨速度が溝の底面のシリコン
酸化膜の研磨速度より早い。従って、研磨工程が進行し
てシリコン膜厚が溝の底面のシリコン酸化膜の膜厚に等
しくなったとき、研磨速度が急激に低下する。そこで、
この時点で研磨を中止する。即ち、上記研磨工程では、
溝の底面のシリコン酸化膜５をストッパとして利用する
ことにより、シリコン酸化膜５の膜厚に等しい膜厚を有
するシリコン膜３を得ることができる。
ところが従来の方法では、以下に述べるような理由によ
って、研磨されたシリコン膜の膜厚に不均一が生じる。
って、研磨されたシリコン膜の膜厚に不均一が生じる。
（１）シリコン膜に対する研磨速度と溝の側面のシリコ
ン酸化膜に対する研磨速度は、一般には異なっており、
研磨液にシリコンのエツチング液を用いる限り、溝の側
面のシリコン酸化膜の研磨速度がシリコン膜の研磨速度
に比べて遅くなる。そのため第２図（ｄｌに見られるよ
うに、溝４の側面のシリコン酸化膜５の膜厚は局所的に
厚くなり、それとともにシリコン膜３の膜厚も溝の側面
付近で局所的に厚くなる。
ン酸化膜に対する研磨速度は、一般には異なっており、
研磨液にシリコンのエツチング液を用いる限り、溝の側
面のシリコン酸化膜の研磨速度がシリコン膜の研磨速度
に比べて遅くなる。そのため第２図（ｄｌに見られるよ
うに、溝４の側面のシリコン酸化膜５の膜厚は局所的に
厚くなり、それとともにシリコン膜３の膜厚も溝の側面
付近で局所的に厚くなる。
（２１ＣＶ Ｄ法により堆積されたシリコン酸化膜５の
膜厚は、シリコン基板１の面内において通常１０〜２０
％程度の不均一が生じる。従って、このシリコン酸化膜
５をストッパとして研磨したシリコン膜３の膜厚にも同
様な不均一性が生じる。
膜厚は、シリコン基板１の面内において通常１０〜２０
％程度の不均一が生じる。従って、このシリコン酸化膜
５をストッパとして研磨したシリコン膜３の膜厚にも同
様な不均一性が生じる。
そこで本発明は、薄くかつ均一な膜厚の半導体膜を形成
することを目的とする。
することを目的とする。
上記課題の解決は、半導体基板上に熱酸化膜を介して形
成された半導体膜に対し該熱酸化膜に達する溝を選択的
に形成する工程と、この上に耐酸化性膜を堆積する工程
と、液溝の底面の耐酸化性膜を窓開けする工程と、窓開
けされた該耐酸化性膜をマスクにして液溝の底面を選択
的に熱酸化し液溝の底面の熱酸化膜の膜厚を増加させる
工程と、該耐酸化性膜を除去する工程と、液溝の底面の
熱酸化膜をストッパとして該半導体膜を研磨する工程を
含むことを特徴とする誘電体分離基板の製造方法によっ
て達成される。
成された半導体膜に対し該熱酸化膜に達する溝を選択的
に形成する工程と、この上に耐酸化性膜を堆積する工程
と、液溝の底面の耐酸化性膜を窓開けする工程と、窓開
けされた該耐酸化性膜をマスクにして液溝の底面を選択
的に熱酸化し液溝の底面の熱酸化膜の膜厚を増加させる
工程と、該耐酸化性膜を除去する工程と、液溝の底面の
熱酸化膜をストッパとして該半導体膜を研磨する工程を
含むことを特徴とする誘電体分離基板の製造方法によっ
て達成される。
本発明では、半導体膜に設けられた溝の底面に耐酸化性
膜をマスクとして熱酸化膜を形成し、これをストッパと
して半導体膜を研磨し、この熱酸化膜の膜厚に等しい膜
厚を有する半導体膜を形成するものである。一般に、熱
酸化膜の膜厚は酸化時間と酸化温度によって高精度で制
御することができかつその膜厚はサブミクロンオーダー
まで薄くすることができる。また、その膜厚の均一性も
ＣＶＤ法により堆積した酸化膜に比べて格段に優れてい
る。従って、薄くかつ均一な膜厚の半導体膜を得ること
が可能となる。
膜をマスクとして熱酸化膜を形成し、これをストッパと
して半導体膜を研磨し、この熱酸化膜の膜厚に等しい膜
厚を有する半導体膜を形成するものである。一般に、熱
酸化膜の膜厚は酸化時間と酸化温度によって高精度で制
御することができかつその膜厚はサブミクロンオーダー
まで薄くすることができる。また、その膜厚の均一性も
ＣＶＤ法により堆積した酸化膜に比べて格段に優れてい
る。従って、薄くかつ均一な膜厚の半導体膜を得ること
が可能となる。
第１図の工程断面図を参照して本発明の実施例について
説明する。
説明する。
まず同図（ａｌに示すように、シリコン基板１上に熱酸
化膜２を介して膜厚約３μｍのシリコン膜３が形成され
たＳｏｌ基板を用意する。このようなＳＯ■基板は、例
えば、従来の技術の項で述べたような方法によって製作
することができる。次にシリコン膜２を選択的にエツチ
ング除去して溝４を形成する。
化膜２を介して膜厚約３μｍのシリコン膜３が形成され
たＳｏｌ基板を用意する。このようなＳＯ■基板は、例
えば、従来の技術の項で述べたような方法によって製作
することができる。次にシリコン膜２を選択的にエツチ
ング除去して溝４を形成する。
ついで同図（ｂｌに示すように、ＣＶＤ法を用いて全面
に膜厚０．２−のシリコン窒化膜６を堆積する。
に膜厚０．２−のシリコン窒化膜６を堆積する。
そして溝４の底面のシリコン窒化膜６を選択的にエツチ
ング除去して窓開けする。
ング除去して窓開けする。
ついで同図ｆｃ）に示すように、水蒸気雰囲気中におい
て９００℃、２時間の熱処理を行なうと、溝４の底面の
シリコン基板１が選択的に熱酸化されて熱酸化膜２の膜
厚が溝の底面で増加する。この熱酸化膜の増加膜厚は上
記熱酸化条件のもとで０．２μｍとなる。
て９００℃、２時間の熱処理を行なうと、溝４の底面の
シリコン基板１が選択的に熱酸化されて熱酸化膜２の膜
厚が溝の底面で増加する。この熱酸化膜の増加膜厚は上
記熱酸化条件のもとで０．２μｍとなる。
ついで同図（ｄｌに示すように、シリコン窒化膜６をリ
ン酸を含むエツチング液中でエツチング除去する。この
エツチング液程はシリコン窒化膜６を全て除去する目的
で行われるものでありエツチング精度は問題とならない
。従って、ドライエツチング法を用いる必要はなく上記
のような化学エツチングで足り、また、化学エツチング
は等方性を有するため、溝の側面のシリコン窒化膜も全
て除去することができる。
ン酸を含むエツチング液中でエツチング除去する。この
エツチング液程はシリコン窒化膜６を全て除去する目的
で行われるものでありエツチング精度は問題とならない
。従って、ドライエツチング法を用いる必要はなく上記
のような化学エツチングで足り、また、化学エツチング
は等方性を有するため、溝の側面のシリコン窒化膜も全
て除去することができる。
ついで、弗酸と硝酸の混合液に石英粒子を分散させた研
磨液を用いてシリコン膜３を表面から研磨する。この研
磨工程では、シリコン膜３の研磨速度は石英粒子による
機械研磨に加えて弗酸と硝酸の混合液による化学研磨に
よって促進されるが、熱酸化膜の研磨速度は専ら機械研
磨によって進行するのみである。即ち、上記研磨方法に
よればシリコン膜に対する研磨速度が熱酸化膜に対する
研磨速度より早い。従って、シリコン膜３が溝４内の熱
酸化膜２と同等の膜厚になるまで研磨された後には研磨
速度が急激に低下する。そこで、この時点で研磨工程を
中止すれば熱酸化膜がストッパとなってこの熱酸化膜の
増加膜厚０．２μｍに等しい膜厚のシリコン嘆を得るこ
とができる。
磨液を用いてシリコン膜３を表面から研磨する。この研
磨工程では、シリコン膜３の研磨速度は石英粒子による
機械研磨に加えて弗酸と硝酸の混合液による化学研磨に
よって促進されるが、熱酸化膜の研磨速度は専ら機械研
磨によって進行するのみである。即ち、上記研磨方法に
よればシリコン膜に対する研磨速度が熱酸化膜に対する
研磨速度より早い。従って、シリコン膜３が溝４内の熱
酸化膜２と同等の膜厚になるまで研磨された後には研磨
速度が急激に低下する。そこで、この時点で研磨工程を
中止すれば熱酸化膜がストッパとなってこの熱酸化膜の
増加膜厚０．２μｍに等しい膜厚のシリコン嘆を得るこ
とができる。
以上のようにして得られたＳｏｌ基板を用いてシリコン
膜３に通常のＩＣ製作工程に従って、ＩＣを製作するこ
とができる。
膜３に通常のＩＣ製作工程に従って、ＩＣを製作するこ
とができる。
本発明によれば、サブミクロンオーダーの薄くかつ均一
な膜厚の半導体膜を有するＳｏｌ基板を得ることができ
るため、特性の均一な高速のＩＣを形成することが可能
となる。
な膜厚の半導体膜を有するＳｏｌ基板を得ることができ
るため、特性の均一な高速のＩＣを形成することが可能
となる。
第１図は本発明の実施例を示す工程断面図、第２図は従
来例の問題点を示す工程断面図、である。 図において、 ■はシリコン基板、 ２は熱酸化膜、 ３はシリコン膜、 ４は溝、 ５はシリコン酸化膜、 ６はシリコン窒化膜、 である。
来例の問題点を示す工程断面図、である。 図において、 ■はシリコン基板、 ２は熱酸化膜、 ３はシリコン膜、 ４は溝、 ５はシリコン酸化膜、 ６はシリコン窒化膜、 である。
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に熱酸化膜（２）を介して形成され
た半導体膜（３）に対して、該熱酸化膜（２）に達する
溝（４）を選択的に形成する工程と、 この上に耐酸化性膜（６）を堆積する工程と、該溝（４
）の底面の耐酸化性膜（６）を窓開けする工程と、 窓開けされた該耐酸化性膜（６）をマスクにして該溝（
４）の底面を選択的に熱酸化し該溝（４）の底面の熱酸
化膜（２）の膜厚を増加させる工程と、 該耐酸化性膜（６）を除去する工程と、 該溝（４）の底面の熱酸化膜（２）をストッパとして該
半導体膜（３）を研磨する工程を含むことを特徴とする
誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33000589A JPH03190129A (ja) | 1989-12-19 | 1989-12-19 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33000589A JPH03190129A (ja) | 1989-12-19 | 1989-12-19 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190129A true JPH03190129A (ja) | 1991-08-20 |
Family
ID=18227706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33000589A Pending JPH03190129A (ja) | 1989-12-19 | 1989-12-19 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12199066B2 (en) | 2021-09-22 | 2025-01-14 | Kioxia Corporation | Semiconductor device and method for producing the same |
-
1989
- 1989-12-19 JP JP33000589A patent/JPH03190129A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12199066B2 (en) | 2021-09-22 | 2025-01-14 | Kioxia Corporation | Semiconductor device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04234108A (ja) | マスク位置決めマーク形成方法 | |
| CN101996922B (zh) | Soi晶片及其形成方法 | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPS59139643A (ja) | 半導体装置およびその製造方法 | |
| US4612701A (en) | Method to reduce the height of the bird's head in oxide isolated processes | |
| JPH03190129A (ja) | 誘電体分離基板の製造方法 | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| KR940010159B1 (ko) | 반도체 기판의 제조 방법 | |
| JPS6038831A (ja) | 半導体装置およびその製造方法 | |
| JPS61271839A (ja) | パタ−ン形成方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS63205927A (ja) | 半導体装置の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| US4691222A (en) | Method to reduce the height of the bird's head in oxide isolated processes | |
| JPS59208744A (ja) | 半導体装置 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPS60235436A (ja) | 半導体装置の製造方法 | |
| JPH03268444A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0661340A (ja) | 張り合わせ半導体基板の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| JPS63202034A (ja) | 半導体装置の製造方法 |