JPH03190241A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関する。より具体的
に言えば、本発明は、例えばＦＥＴ、ホール素子、ＨＥ
ＭＴ等の■−ｖ化合物半導体素子を備えた半導体装置の
製法に関する。

［背景技術］ 第３図（ａ）　（ｂ）　（ｃ）　（ｄ）は、従来の半導
体装置（ＧａＡｓ　ＭＥＳＦＥＴＩ　）を製造順序に従
って示したものであって、半絶縁性ＧａＡｓ基板２上に
メサエッチングにより素子領域を形成したものである。

この従来例にあっては、まず半絶縁性ＧａＡｓ基板２の
平坦な表面にキャリア活性層となるエピタキシャル層３
を形成し、第３図（ａ）に示すように、エツチング液を
用いて素子形成領域以外でエピタキシャル層３をエツチ
ング除去し、各素子領域同士を分離させる。ついで、第
３図（ｂ）に示すように、エピタキシャル層３の上面に
ＡｕＧｅ／旧／Ａｕ等からなるソース電極４及びドレイ
ン電極５を設けた後、第３図（Ｃ）のようにソース、ド
レイン電極４，５間においてエピタキシャル層３にリセ
ス部６を堀り込み、リセス部θ内にＴｉ／Ｐｔ／Ａｕか
らなるゲート電極７を形成してＧａＡｓ　ＭＥＳＦＥＴ
Ｉを製作している。そして、ＧａＡｓ　ＭＥＳＦＥＴＩ
の製作後、第３図（ｄ）に示すように、半絶縁性ＧａＡ
ｓ基板２の全面に、プラズマＣＶＤ（ＰＥＣＶＤ）法や
熱ＣＶＤ法等によりＳｉＮｘ、　５ｉ０２もしくはＳｉ
ＯｘＮｙからなるパッシベーション膜８を形成している
。

また、第４図（ａ）　（ｂ）　（ｃ）　（ｄ）は、別な
従来例を製造順序に従って示すものであり、選択注入を
行なうことによって、半絶縁性ＧａＡｓ基板２２上に素
子領域を形成したものである。この従来例にあっては、
第４図（ａ）に示すように、半絶縁性ＧａＡｓ基板２２
の表面の素子形成領域以外の部分にフォトレジスト膜２
３を形成し、このフォトレジスト膜２３をマスクとして
半絶縁性ＧａＡｓ基板２２の表層部に選択イオン注入を
行ない、素子形成領域に低キヤリア濃度層２４を形成す
る。ついで、前記フォトレジスト膜２３を除去した後、
第４図（ｂ）に示すように、低キヤリア濃度層２４の中
央部（チャネル２５）を覆うようにして再度フォトレジ
スト膜２６を形成し、このフォトレジスト膜２６の窓を
通して低キヤリア濃度層２４に選択イオン注入を行ない
、低キヤリア濃度のチャネル２５の両側の領域に高キャ
リア濃度のソース部２７及びドレイン部２８を形成する
。この後、第４図（ｃ）に示すように、フォトレジスト
膜２６を除去し、常法のフォトリングラフィ工程によっ
てソース部２７及びドレイン部２８の表面にソース電極
２９及びドレイン電極３０を設け、チャネル２５の表面
にゲート電極３１を設け、ＧａＡｓ　ＭＥＳＦＥＴ２１
を作成する。この後、第４図（ｄ）のように半絶縁性Ｇ
ａＡｓ基板２２の全面にＰＥＣＶＤ法等により、ＳｉＮ
ｘ。

５ｉｎ２もしくはＳｉＯｘＮｙからなるパッシベーショ
ン膜３２を形成している。

［発明が解決しようとする課題］ 上記のいずれの従来例においても、パッシベーション膜
を形成した後は、半絶縁性ＧａＡｓ基板表面の表面準位
は、ある程度低減するが、キャリア活性層表面に原子の
結合の手が切れた状態（ダンクリンクボンド）が依然と
して存在しており、禁制相中に多数の局在準位が形成さ
れ、この局在準位が電子をトラップしたり放出したりす
る。したがって、このようにキャリア活性層表面に多数
のダンクリンクボンドが存在している状態では、局在準
位にトラップされていた電子が時間と共に放出され、半
導体装置の電気的特性の劣化を生じさせていた。特に、
ＧａＡｓ　ＭＥＳＦＥＴにおけるＦＥＴ特性の劣化が問
題となっていた。

しかして、本発明は叙上の従来例の欠点に鑑みてなされ
たものであり、その目的とするところは、キャリア活性
層の表面に存在している高密度のダンクリンクボンドに
よる半導体装置の電気的特性の劣化を防止することにあ
る。

［課題を解決するための手段］ このため、本発明の半導体装置の製造方法は、素子を形
成された半導体基板のキャリア活性層表面に水素雰囲気
中で熱処理を施すことにより、キャリア活性層表面のダ
ンクリンクボンドを不活性化させることを特徴としてい
る。

［作用］ 本発明は、キャリア活性層表面のダンクリンクボンドを
不活性化させるために、素子を形成された半導体基板の
キャリア活性層表面に水素雰囲気中で熱処理を施すもの
である。

このようにして水素雰囲気中で熱処理を施すと、雰囲気
中の水素原子がキャリア活性層に取り込まれ、局在準位
の原因となるダンクリンクボンドを水素化して終端させ
る。この結果、ダンクリンクボンドは不活性化させられ
、局在準位からの電子放出を抑制して、半導体装置の電
気的特性の劣化を防止することができる。

［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。

第１図（ａ）　（ｂ）に示すものは、本発明の第一実施
例である。このＧａＡｓ　ＭＥＳＦＥＴＩにあっては、
第３図（ａ）　（ｂ）　（ｃ）に示した従来例と同じ工
程により、半絶縁性ＧａＡｓ基板２の表面にエピタキシ
ャル層３を形成し、このエピタキシャル層３をメサエッ
チングすることによって半絶縁性ＧａＡｓ基板２の表面
に素子領域を形成した後、エピタキシャル層３の表面に
ソース及びドレイン電極４，５を形成し、ソース及びド
レイン電極４，５間に形成されたリセス部６内にゲート
電極７を形成している。こうして、半絶縁性ＧａＡｓ基
板２の表面にＧａＡｓ　ＭＥＳＦＥＴｌを形成した後、
Ｈ２ガス雰囲気中でこの半絶縁性ＧａＡｓ基板２に熱処
理を施す。この熱処理条件の一例を第１表に示す。

第１表 このようにして、Ｈ２ガス雰囲気中で熱処理を行なうと
、第１図（ａ）に示すように、雰囲気ガス中のＨ原子が
エピタキシャル層３表面に取り込まれ、エピタキシャル
層３表面のダンクリンクボンドを終端させる。この結果
、エピタキシャル層３表面のダンクリンクボンドが不活
性化されることになる。この熱処理の直後、第１図（ｂ
）に示すように、半絶縁性ＧａＡｓ基板２の表面に、パ
ッシベーション膜８として、ＳｉＮｘ膜等を形成する。

このパッシベーション膜８の形成は、半絶縁性ＧａＡｓ
基板２の表面の汚染を防ぐため、Ｈ，ガス雰囲気中にお
ける熱処理の後、半絶縁性ＧａＡｓ基板２を大気等にさ
らすことなく速やかに行なわれる。

第２図（ａ）　（ｂ）には、本発明の第二実施例を示し
である。このＧａＡｓ　ＭＥＳＦＥＴ２１にあっては、
第４図（ａ）　（ｂ）　（ｃ）に示した従来例と同じ工
程により、ソース部２７及びドレイン部２８の上にソー
ス及びドレイン電極２９．３０を形成すると共にチャネ
ル２５の上にゲート電極３１を形成されている。

この後、前記第一実施例と同様に、この半絶縁性ＧａＡ
ｓ基板２２にＨ２ガス雰囲気中で熱処理を施す。

熱処理を施された半絶縁性ＧａＡｓ基板２２のソース部
２７．ドレイン部２８及びチャネル部２５の表面には、
第２図（ａ）に示すようにＨ原子が取り込まれ、各表面
のダンクリンクボンドがＨ原子によって終端させられる
。この直後、第２図（ｂ）に示すように、半絶縁性Ｇａ
Ａｓ基板２２の表面には、ＳｉＮｘ等のパッシベーショ
ン膜３２が形成される。

上記各実施例では、ＧａＡｓ　ＭＥＳＦＥＴについて説
明したが、本発明はこれ以外にも実施することができる
。例えば、ＭＥＳＦＥＴやホール素子、ＨＥＭＴなどの
ｍ−ｖ化合物（ＧａＡｓ、　ＩｎＳｂ等）半導体素子、
あるいはＳｉ系の半導体装置にも実施することかできる
。

［発明の効果］ 本発明によれば、半導体基板の表面に素子を形成した後
、その半導体基板に水素雰囲気中で熱処理を施すだけの
簡単な工程により、キャリア活性層の表面に存在してい
るダンクリンクボンドを水素原子によって終端させ、ダ
ンクリンクボンドを不活性化させることができる。した
がって、ダンクリンクボンドによって禁制相中に生じて
いる局在準位からの電子放出等を抑制することができ、
半導体素子の電気的特性を良好にすることができる。な
かでも、ＧａＡｓ　ＭＥＳＦＥＴ等のＦＥＴ特性を良好
にすることかできる。

【図面の簡単な説明】

第１図（ａ）　（ｂ）は本発明の一実施例の製造工程を
示す断面図、第２図（ａ）（ｂ）は本発明の別な実施例
の製造工程を示す断面図、第３図（ａ）　（ｂ）　（ｃ
）　（ｄ）は従来例の製造工程を示す断面図、第４図（
ａ）　（ｂ）　（ｃ）（ｄ）は別な従来例の製造工程を
示す断面図である。 １　、２１−ＧａＡｓ　ＭＥＳＦＥＴ ３・・・エピタキシャル層 ２５・・・チャネル ２７・・・ソース部 ２８・・・ドレイン部

Claims (1)

【特許請求の範囲】
1. （１）素子を形成された半導体基板のキャリア活性層表
   面に水素雰囲気中で熱処理を施すことにより、キャリア
   活性層表面のダンクリンクボンドを不活性化させること
   を特徴とする半導体装置の製造方法。