JPH031907B2

JPH031907B2 -

Info

Publication number: JPH031907B2
Application number: JP55135870A
Authority: JP
Inventors: Osamu Yamashiro; Toyohiko Ppongo
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-10-01
Filing date: 1980-10-01
Publication date: 1991-01-11
Also published as: JPS5761979A

Description

【発明の詳細な説明】この発明は、主として電池電圧を降圧して安定
化電圧を形成する安定化電源回路及びそれを用い
た電子式時計に関する。

電池駆動される電子式時計のような電子回路に
あつては、電池寿命を長くさせることができるよ
うにするために、低消費電力であることが必要と
される。

一般に、相補型絶縁ゲート電界効果トランジス
タによつて構成された電子回路（以下CMOS回
路と称する）のような回路においては、それに供
給する電源電圧を低下させることによつて、その
消費電流を減少させることができる。

従つて、電池電圧を、直接に電子回路に供給す
る代りに、例えばそれ自体低消費電流の定電圧回
路を介して電子回路に供給することによつて、全
体の回路の消費電力を減少させることができる。

しかしながら、上記のようにした場合、上記定
電圧回路の入力端子と出力端子との間には、電池
電圧と上記電子回路に供給する電源電圧との差に
等しい電圧が現われ、また上記電子回路に流れる
消費電流とほゞ等しい電流が流れることになる。

その結果、上記定電圧回路において比較的大き
い電力消費が生ずるようになる。

従つて、この発明の１つの目的は、降圧回路を
含む新規でありかつ実用的な安定化電源回路を提
供することにある。

この発明の他の目的は、それ自体低消費電力と
される降圧回路を含む新規な安定化電源回路を提
供することにある。

この発明の他の目的は、降圧回路及び望ましい
構成の起動回路を含む新規な安定化電源回路を提
供することにある。

この発明の他の目的は、低消費電力でありかつ
出力インピーダンスの低い安定化電源回路を提供
することにある。

この発明の他の目的は、出力電圧の変動の小さ
い安定化電源回路を提供することにある。

この発明の他の目的は、減電圧特性、すなわ
ち、電池等の電源における電圧が低下しても良好
な出力電圧を形成できる安定化電源回路を提供す
ることにある。

この発明の他の目的は、使用するコンデンサ素
子の少ない安定化電源回路を提供することにあ
る。

この発明の他の目的は、上記安定化電源回路が
組み込まれていることによつて低消費電力とされ
た電子式時計を提供することにある。

この発明の他の目的は、リチウム電池のような
高起電力の電池電源に適する安定化電源回路を提
供することにある。

この発明の更に他の目的は、以下の説明および
図面から明らかとなるであろう。

以下、この発明を実施例とともに詳細に説明す
る。

第１図には、この発明を指針式電子腕時計に適
用した場合の一実施例である安定化電源回路の具
体的回路図と、指針式電子時計のブロツク図とが
示されている。

この実施例においては、電池電源V_ssとして、
酸化銀電池等に比べて単位容積当りの蓄積エネル
ギーの大きいリチウム電池が使用される。

図示の各回路を構成する素子は、特に制限され
ないが、電池電源V_ss、コンデンサC₁，C₂，C₁₀，
C₁₁、水晶振動子X_tal、スイツチSW及びステツピ
ングモータを除いて周知のCMOS（相補型金属酸
化物半導体）集積回路技術によつて１つの半導体
基体上に構成される。

半導体基体としては、例えばｎ型単結晶シリコ
ンが使用される。上記半導体基体上にはｐチヤン
ネル型絶縁ゲート電界効果トランジスタ（以下
MISFETと称する）が形成される。上記半導体
基体上には、またｐ型ウエル領域が形成され、上
記ｐ型ウエル領域にｎチヤンネル型MISFETが
形成される。

同じ導電型の複数のMISFETは、半導体集積
回路装置製造技術によつて同時に製造され、従つ
て、互いにほゞ等しいしきい値電圧を持つてい
る。

第１図のP₁ないしP₁₀は半導体集積回路装置の
外部端子とされる。

１は、コンデンサのチヤージ分割を利用した降
圧回路である。この降圧回路１は、図示のよう
に、電池電圧端子P₁と接地電位端子P₂との間に
直列接続されたスイツチングMISFETQ₁、コン
デンサC₁、スイツチングMISFETQ₃及びコンデ
ンサC₂、上記コンデンサC₁及びスイツチング
MISFETQ₃からなる直列経路に並列接続された
スイツチングMISFETQ₂、及び上記スイツチン
グMISFETQ₃及びコンデンサC₂からなる直列経
路に並列接続されたスイツチングMISFETQ₄か
ら構成されている。

上記各スイツチングMISFETQ₁ないしQ₄は、
端子P₁に供給される電池電圧が負極性であるこ
とに対応して図示のようにｎチヤンネル型とされ
ており、半導体集積回路としてそれぞれが互いに
独立したｐ型ウエル領域（図示しない）に形成さ
れる。

スイツチングMISFETQ₁は、その基体ゲート、
すなわちｐ型ウエル領域が電源端子P₁に電気的
に接続され、Q₂はその基体ゲートが端子P₃に電
気的に接続されている。同様に、スイツチング
MISFETQ₃はその基体ゲートが端子P₅に電気的
に接続されている。

ｐチヤンネル型スイツチングMISFETQ₄及び
後述の種々の回路を構成するための種々のｐチヤ
ンネル型MISFETの共通の基体ゲートとしての
半導体基体は、接地電位端子P₂に電気的に接続
されている。

コンデンサC₁及びC₂は、それにおける充電々
圧が後述の定電圧化回路２に供給するための電源
電圧とされるので、例えば0.001μFないし0.1μFの
ように比較的大容量であることが必要とされる。
しかしながら、大容量のコンデンサは、半導体集
積回路（IC）化することが困難である。そのた
め、この実施例においては、上記コンデンサC₁
及びC₂は、端子P₃，P₄，P₅を介してICに外付け
される。

上記スイツチングMISFETQ₁ないしQ₄のゲー
トには、後述のレベルシフト回路１２を介してク
ロツク発生回路１１の出力クロツクパルスφ₁′な
いしφ₃′が供給される。

上記スイツチングMISFETQ₁及びQ₃は、クロ
ツクパルスφ₂，φ₁によつて同時にオン状態とさ
れ、スイツチングMISFETQ₂及びQ₄は、クロツ
クパルスφ₃及びφ₁によつて上記スイツチング
MISFETQ₁及びQ₃のオン状態の期間とは異なつ
た期間において同時にオン状態にされる。

第２図Ａ及びＢは、上記降圧回路の動作原理を
説明するための図である。

コンデンサC₁及びC₂は、スイツチング
MISFETQ₁及びQ₃がオン状態にされることによ
つて、第２図Ａのように直列接続される。この状
態では、上記の直列接続のコンデンサC₁及びC₂
は、電池電源V_ssの電圧によつて充電される。

上記コンデンサC₁及びC₂は、スイツチング
MISFETQ₂及びQ₄がオン状態にされることによ
つて第２図Ｂのように直列接続される。

上記降圧回路１の出力電圧は、上記コンデンサ
C₂の端子間から得られる。

コンデンサC₁及びC₂の容量を前記のように比
較的大きくしておくことによつて、第２図Ａの状
態における降圧回路１の出力電圧は、ほゞ電池電
源の電圧と、コンデンサC₁及びC₂によつて決ま
る分圧比とによつて決まる値になり、第２図Ｂの
状態における降圧回路１の出力電圧は、コンデン
サC₁及びC₂の並列合成容量とその蓄積電荷とに
よつて決まる値となる。

上記コンデンサC₁とC₂の容量を互いに等しく
しておくことによつて、第２図Ａの状態における
降圧回路１の出力電圧と同図Ｂの状態における降
圧回路の出力電圧とをほゞ等しい値、すなわち電
池電源V_ssの電圧のほゞ半分の値にすることがで
きる。

上記のコンデンサC₁及びC₂の直並列変換動作
によつて、電池電源V_ssから出力される電流は、
降圧回路１から後術の定電圧化回路に流される電
流に対し、ほゞ半分の値となる。

上記降圧回路１の動作から明らかなように、ス
イツチングMISFETQ₁及びQ₃は、スイツチング
MISFETQ₂及びQ₄と相補的にオン状態とされば
良く、そのため原理的にはスイツチング
MISFETQ₁，Q₃及びQ₄を同一のクロツクパルス
によつて駆動し、スイツチングMISFETQ₂を上
記MISFETQ₁，Q₃及びQ₄を駆動するための上記
クロツクパルスに対し逆相とされたクロツクパル
スによつて駆動することができる。

しかしながら、上記のようにする場合は、クロ
ツクパルスの立上り立下り速度特性等によつてス
イツチングMISFETQ₁とQ₂の相互およびQ₁とQ₄
との相互が過渡的に同時にオン状態にされてしま
うことがあり、その結果次のような不都合が生ず
ることになる。

先ず、スイツチングMISFETQ₁及びQ₂が同時
にオン状態にされてしまうと、これらの
MISFETQ₁及びQ₂を介して電池電源V_ssとコンデ
ンサC₂とが結合されることになり、その結果、
コンデンサC₂の充電々圧は、コンデンサC₁とC₂
の分圧比で決まる値よりも増加することになる。

上記コンデンサC₂の充電々圧の増加に伴つて
定電圧化回路２に加わる電圧が増加し、この定電
圧化回路２における電力損失が増加する。

同様に、スイツチングMISFETQ₁及びQ₄が同
時にオン状態にされてしまうとコンデンサC₁の
充電々圧が増加させられ、このコンデンサC₁の
充電々圧によつて、前記並列変換動作時における
コンデンサC₂の充電々圧が増加させられる。そ
の結果、定電圧化回路２における電力損失が増加
する。

この実施例においては、上記電力損失の増加を
防ぐために、クロツクパルスφ₁′ないしφ₃′のタイ
ミングが第５図ＧないしＩのようにされる。

上記降圧回路１の出力電圧は、次の定電圧化回
路２に供給される。

定電圧化回路２は、その入力線l₂に上記降圧回
路１の出力電圧を受け、その出力線l₃に後述の各
電子回路の動作下限電圧付近まで低下させられた
電圧を出力する。

リチウム電池の公称起電圧は、約3Vであり、
これに応じて上記降圧回路１の出力電圧は約
1.5Vとされる。そのため、上記動作下限電圧は、
例えば1.2Vに設定される。

上記定電圧化回路２は、図示のように上記入力
線l₂にドレインが結合され、上記出力線l₃にソー
スが結合されたｐチヤンネル型の制御用
MISFETQ₁₄、上記制御用MISFETQ₁₄のゲート
に制御電圧を供給するための差動増幅回路２０、
上記差動増幅回路２０に基準電圧を供給するため
の基準電圧回路２１及びレベルシフト回路２２か
ら構成されている。

上記基準電圧回路２１は、特に制限されないが
図示のようにMISFETQ₅ないしQ₈及び抵抗R₇か
ら構成されている。

上記基準電圧回路２１において、上記
MISFETQ₈は、そのゲート、ドレインが接続さ
れていることによつてそのドレイン・ソース間に
ほゞそのしきい値電圧に対応する定電圧を生ず
る。上記定電圧は、上記MISFETQ₇のゲートに
供給される。上記MISFETQ₇は、そのドレイン
に、そのゲートに供給される上記定電圧とそのソ
ースに接続された抵抗R₁とによつて決められる
ドレイン電流を生ずる。

図示の回路接続により、カレントミラー回路を
構成する一方のMISFETQ₅に上記MISFETQ₇の
ドレイン電流が流され、それに応じて
MISFETQ₆のドレインから上記MISFETQ₈をバ
イアスするためのドレイン電流が出力される。

上記基準電圧回路２１の出力電圧、すなわち
MISFETQ₈のドレイン電圧は、差動増幅回路２
０の差動MISFETQ₁₁、定電流MISFETQ₁₃及び
レベルシフト回路２２の定電流MISFETQ₁₆のゲ
ートバイアス電圧とされる。

なお、上記基準電圧回路２１において、電池電
源投入直後、すなわち電池電源V_ssが端子P₁とP₂
に接続された直後において、MISFETQ₆は、そ
のゲート電極電位が回路の浮遊容量によつて所定
の時間だけ接地電位のような電位に保たれる。上
記MISFETQ₆は、そのゲートソース間電圧によ
つて導通状態にされる。その結果、電池電源投入
時において上記基準電圧回路２１の起動がされる
ことになる。

レベルシフト回路２２は、上記定電流
MISFETQ₁₆及びダイオード接続のレベルシフト
用MISFETQ₁₅から構成されており、出力線l₃に
おける電圧に対してほゞ上記レベルシフト用
MISFETQ₁₅のしきい値電圧だけ低下した電圧を
出力する。

差動増幅回路２０は、差動MISFETQ₁₁，Q₁₂、
上記差動MISFETQ₁₁，Q₁₂の共通接続されたソ
ースに設けられた定電流MISFETQ₁₃、及び、上
記MISFETQ₁₁，Q₁₂のドレインに設けられた電
流ミラー回路を構成するMISFETQ₉，Q₁₀から構
成されている。

上記差動増幅回路２０において、差動
MISFETQ₁₁，Q₁₂のゲート、及び上記差動
MISFETQ₁₂のドレインは、それぞれ非反転入力
端子、反転入力端子及び出力端子を構成してい
る。

この差動増幅回路の非反転入力端子である
MISFETQ₁₁のゲートには、前記MISFETQ₈の
しきい値電圧を利用した定電圧が印加され、反転
入力端子であるMISFETQ₁₂のゲートには、出力
線l₃における安定化出力電圧V_CLが前記
MISFETQ₁₅のしきい値電圧によつてレベルシフ
トされて印加される。

上記、差動増幅回路２０は、前記MISFETQ₈
で形成された一定値電圧に対し前記MISFETQ₁₅
のしきい値電圧でレベルシフトされた電圧が等し
くなるようにMISFETQ₁₄のインピーダンスを制
御する。

その結果、出力線l₃に出力される安定化出力電
圧V_CLは、上記MISFETQ₈のドレインソース間電
圧と上記MISFETQ₁₅によるレベルシフト電圧と
の和に等しい値にされることになる。

上記安定化出力電圧V_CLは、上記MISFETQ₈及
びQ₁₅のそれぞれの大きさの適当な設計と、その
バイアス電流値の設定とにより前記のように回路
の動作下限電圧に近い値に設定される。

なお、上記各MISFETと後述の各回路を構成
する各MISFETとが相互に同様なしきい値電圧
を持つことにより、上記安定化出力電圧V_CLは各
MISFETのしきい値電圧の絶対値のばらつきに
かかわらずに、後述の回路のための電源電圧とし
て適切な値にされることになる。

上記回路２０ないし２２は、それぞれの
MISFETQ₅ないしQ₁₆及び抵抗R₁を適当に設計す
ることによつて、それぞれ10_oAのような極めて小
さいバイアス電流で動作させることができる。

この実施例においては、図示のような回路接続
によつて、上記差動増幅回路２０を動作させるた
めの電源が上記降圧回路１から構成されているの
に対し、上記基準電圧回路２１を動作させるため
の電源が電池電源V_ssによつて構成されている。

上記のように、基準電圧回路２１を電池電源
V_ssによつて直接に動作させる構成にすると、電
池の消耗等により電池電圧が低下したときでも、
この基準電圧回路２１から、良好な基準電圧とし
ての定電圧を出力させることができる。なお、基
準電圧回路２１は、MISFETQ₈のしきい値電圧
に対応した比較的低電圧値の定電圧を出力すれば
良い。従つて上記基準電圧回路２１の消費電力を
更に小さくさせるため、その電源電圧を上記差動
増幅回路２０と同様に降圧回路１から得るように
してもよい。

なお、第１図において、MISFETQ₁₄のゲート
回路の接地点との間に設けられたコンデンサC₄
は、定電圧化回路２の発振防止を行なうととも
に、MISFETQ₁₄のドレイン、ゲート間に存在す
るオーバラツプ容量（ドレインゲート間容量）に
よつて、降圧回路１で形成された降圧電圧におけ
る電圧変動が上記MISFETQ₁₄のゲートに伝えら
れその結果安定化出力電圧V_CLが変動させられて
しまうということを防止するためのものである。
その容量値は、例えば20pF〜40pFのような大き
さに設定される。

上記安定化出力電圧V_CLは、次に説明する各回
路の電源電圧として使用される。

３は、発振回路であり、例えば、32768Hzの基
準周波数信号を出力する。

上記発振回路３は、増幅回路としてのインバー
タ回路IV₁、発振安定化抵抗R₃、バイアス抵抗
R₂、水晶振動子X_tal、コンデンサC₁₀及びC₁₁から
構成されている。

上記インバータ回路IV₁は、例えば第７図に示
されたようにｎチヤンネル型MISFETQ₂₀及びｐ
チヤンネル型MISFETQ₂₁から構成される前記定
電圧化回路２から供給される電源電圧V_CLによつ
て動作させられる。

特に制限されないが、水晶振動子X_talとともに
発振周波数を決定するための上記コンデンサC₁₀
及びC₁₁は、発振周波数の温度係数が少さくなる
ようにさせるために、その容量値が所定の温度係
数をもつたものから選択され、そのためICの外
付部品として構成されている。

上記第７図に示されたようなインバータ回路に
おいて、その消費電力は、ほゞその出力ノード
N₀に存在もしくは結合された容量C₀への充放
電々流と、MISFETQ₂₀及びQ₂₁に流れる貫通電
流によつて決まる。

すなわち、上記インバータ回路は、第８図の曲
線Ａに示されたような入力電圧V_i対出力電圧特性
を持つている。

ｐチヤンネル型MISFETQ₂₁は、入力電圧V_iが
そのしきい値電圧V_thpよりも大きくされることに
よつて導通状態とされ、ｎチヤンネル型
MISFETQ₂₁は、上記入力電圧V_iが、線l₃におけ
る電圧V_CLからそのしきい値電圧V_thoを引いた値
よりも小さくされることによつて導通状態とされ
る。そのため、直列接続の上記MISFETQ₂₀及び
Q₂₁のソースドレイン通路には、上記入力電圧V_i
の変化に応じて第９図の実線曲線Ａのように貫通
電流が流されてしまうことになる。

また、例えば、上記MISFETQ₂₁の導通状態と
上記MISFETQ₂₀の非導通状態によつて出力ノー
ドN₀の電位がほゞ接地電位にされている状態に
続いて上記MISFETQ₂₁とQ₂₂の導通、非導通状
態が反転される場合には、線l₃から上記
MISFETQ₂₀を介して上記容量C₀に充電々流が流
されることになる。

この実施例に従えば、線l₃における電圧V_CLが
低下させられていることに応じて上記貫通電流が
流れる入力電圧V_iの範囲がせまくされ、また貫通
電流の大きさも小さくされる。

また、上記線l₃における電圧V_CLに応じて出力
電圧V₀の変化範囲も少さくされるので、上記容
量C₀に流される充放電々流も小さくされる。

その結果、上記第７図のインバータ回路は低消
費電力となる。

なお、第８図の曲線Ｂは、線l₃に電池電源V_ss
の電圧が直接に供給された場合のインバータ回路
の入力電圧対出力電圧特性を示し、第９図の破線
曲線Ｂは上記インバータ回路が上記第８図の曲線
Ｂの特性とされたときの貫通電流波形を示してい
る。

第１図の発振回路３の出力基準周波数信号は、
上記線l₃における電圧V_CLを電源電圧として受け
る波形整形回路としてのインバータ回路４に供給
される。

従つて上記インバータ回路４は、上記発振回路
３から出力される正弦波状の基準周波数信号に応
じて、パルス信号として波形整形された基準周波
数信号を出力することになる。

上記インバータ回路４の出力信号は、線l₅を介
して分周回路５の入力端に供給される。

分周回路５は、第４図に示されたように直列接
続された16個のフリツプフロツプ回路FF１ない
しFF１６及びインバータ回路IV7、から構成さ
れている。

各フリツプフロツプ回路FF１ないしFF１６の
出力端子Ｑ，における出力信号は、それぞれの
クロツク入力端子φに印加されるクロツク信号の
立下りに同期して反転させられる。

従つて、線l₅を介して供給される32768Hzの基
準パルス信号に対し、フリツプフロツプ回路FF
１の出力端子には16384Hzのパルス信号が出力さ
れ、フリツプフロツプ回路FF２の出力端子には
8192Hzのパルス信号が出力される。同様に、最終
段のフリツプフロツプ回路FF１６の出力端子に
は0.5Hzのパルス信号が出力される。

上記分周回路５の各周波数の出力パルス信号
は、線l₁₃ないしl₁₄を介して波形整形回路６に供
給される。

上記波形整形回路６は、双極性ステツピングモ
ータＭを駆動するためのパルス信号を形成させる
ために設けられ、図示しないが線l₃における電圧
V_CLを電源電圧として受ける適当なゲート回路か
ら構成される。

上記波形整形回路６からは、線l₁₅とl₁₆に１秒
おきに交互にほゞ電圧V_CLのレベルにハイレベル
にされるパルス信号が出力される。特に制限され
ないが、双極性ステツピングモータＭに流れる駆
動電流を減少させるために上記線l₁₅及びl₁₆にお
ける２秒周期のパルス信号は、その１周期におい
て例えば15.6ｍｓだけハイレベルにされる。

なお、この実施例においては、前記端子P₁に
供給される電源電圧が負極性であることに対応し
て、ほゞ回路の接地電圧レベルとされた信号レベ
ルをハイレベルとみなし、ほゞ回路の電源電圧レ
ベルとされた信号レベルをロウレベルとみなすこ
ととしている。

上記波形整形回路６の出力パルス信号は、レベ
ルシフト回路７を介して出力バツフア回路８及び
９に供給される。

上記出力バツフア回路８及び９の出力パルス信
号は、外部端子P₈及びP₉を介して双極性ステツ
ピングモータＭの駆動コイルＬに供給される。

上記出力バツフア回路８及び９の出力電圧が１
秒おきに上記の15.6ｍｓだけハイレベルからロウ
レベルにされることによつて、上記駆動コイルＬ
には１秒に極性の反転される駆動電流が流される
ことになる。

従つて上記ロータＲは、１秒毎に所定の回転角
度だけ回転させられる。

上記ロータＲによつて、図示しない時計輪列が
１秒に１回ずつ駆動される。

上記双極性ステツピングモータＭは、通常、上
記各回路の動作電流に対し比較的大きい駆動電流
を必要とする。

この実施例においては、図示のような回路接続
によつて、上記出力バツフア回路８及び９は、電
池電源V_ssを直接の電源として動作するように構
成されている。

上記の接続によつて、上記定電圧化回路２の負
荷電流を小さくさせることができ、また上記ステ
ツピングモータＭの駆動電流を上記定電圧化回路
２から供給しないので、上記駆動電流の間欠的な
発生にかかわらず線l₃における電圧V_CLを充分に
安定にさせることができる。

また、上記の接続によつて、出力バツフア回路
８及び９の電源電圧は、上記定電圧化回路２にお
いて生ずるような電圧降下による影響を受けない
ようにされる。そのため、電池電源V_ssの電圧が
比較的低下させられてしまつた状態のもとにおい
ても、上記出力バツフア回路８及び９を介して上
記ステツピングモータＭに充分な大きさの駆動電
流を供給することができるようになる。

上記出力バツフア回路８及び９は、それぞれ前
記第７図に示されたような相補型のインバータ回
路から構成される。第７図のインバータ回路が電
池電源V_ssによつて動作させられるときは、ｎチ
ヤンネル型MISFETQ₂₀を充分にオフ状態にさせ
るために電池電源V_ssの電圧レベルの入力電圧V_i
が必要とされる。

ここで、前記のように波形整形回路６から線
l₁₅及び線l₁₆に出力されるパルス信号は、そのロ
ウレベルが安定化定電圧V_CLのレベルとされる。

従つて、この実施例においては、上記波形整形
回路６のロウレベル出力信号を電池電源V_ssの電
圧レベルのロウレベル信号にレベルシフトさせる
ために、前記レベルシフト回路７が設けられる。

特に制限されないが、レベルシフト回路７は、
第６図に示されたように、電圧V_ssを電源電圧と
して動作させられるMISFETQ₂₀ないしQ₂₃と、
入力電圧V_iに対し、反転信号を形成するために、
電圧V_CLを電源電圧として動作させられる
MISFETQ₂₄及びQ₂₅から構成される。

１３は時刻修正回路であり、外部端子P₁₀を介
してキースイツチSWからの信号を受けることに
よつて線l₁₂に前記分周回路をリセツト状態にさ
せるための信号を出力する。この時刻修正回路１
３は、電池電源投入時においてキースイツチSW
の動作にかかわらず所定の時間だけ線l₁₂にハイ
レベル信号を出力するような構成にされる。

クロツク発生回路１１は、前記のように、降圧
回路１を動作させるためのクロツクパルスφ₁′な
いしφ₃′を形成する。

上記クロツク発生回路１１は、この実施例のよ
うな構成にかえて例えば電池電源V_ssを直接の電
源として動作することによつて基準クロツクを発
生する発振回路とその出力を受ける論理回路とか
ら構成することができる。

しかしながら、この実施例においては、第１図
に示されたような回路接続によつて、上記基準ク
ロツクは、分周回路５から供給されるようにされ
る。これによつて、クロツク発生回路１１内に上
記のような発振回路を設ける必要が無くなり、回
路の消費電力及び半導体集積回路装置における回
路素子数の不所望な増加を防ぐことができるよう
になる。

また、上記クロツク発生回路１１は、電池電源
V_ssの電圧を受ける代りに上記定電圧回路によつ
て降圧された電圧を電源電圧として受けるように
構成されている。

上記クロツク発生回路１１の出力クロツク信号
のロウレベルが前記降圧回路１における
MISFETQ₁，Q₂をスイツチ動作させるレベルと
して充分でなくなるのでレベルシフト回路１２が
設けられる。

上記レベルシフト回路１２は、前記レベルシフ
ト回路７と同様に前記第６図のような構成にされ
る。上記レベルシフト回路１２はその構成が比較
的単純にされていることから比較的低消費電力で
ある。

これに対し、上記クロツク発生回路１１は、第
４図の具体的回路例から明らかとなるように、比
較的複雑な構成とされ、そのため比較的大きい消
費電力となる。

そのため、上記クロツク発生回路１１の電源電
圧を上記のように降圧回路１及び定電圧回路２に
よつて低下させる構成の方が、クロツク発生回路
１１を電池電源V_ssの電圧で直接に動作させるこ
とによつて上記レベルシフト回路を使用しないよ
うにする構成の場合よりも低消費電力にさせるこ
とができるようになる。

この実施例においては、上記の構成から明らか
なように、降圧回路１の出力電圧が０である場合
には、発振回路３が動作させられず、したがつて
上記降圧回路１に供給するためのクロツクパルス
が形成されない。

電池電圧V_ssの投入時において、線l₃に発振回
路３の動作に必要な電圧が現われるようにさせる
ために、降圧回路１からは、発振回路３が動作状
態にされていなくても必要とされる電圧が出力さ
れなければならない。

特に制限されないがこの実施例では、電池電源
V_ssの投入時において、降圧回路１のスイツチン
グMISFETQ₁ないしQ₃が同時に導通状態にされ
る。

そのため降圧回路１から電池電源V_ssの電圧に
ほゞ等しい電圧が出力されるようになり、それに
応じて定電圧化回路２から所定の電圧が出力され
るようになる。

上記の起動状態、すなわちスイツチング
MISFETQ₁ないしQ₃が同時に導通状態にされて
いる状態は、上記発振回路３が充分な発振状態に
されるまでの期間継続される。その結果、第１図
の各回路の起動が保証される。

上記起動状態を設定するための、比較的単純な
構成として、電池電源投入時の電源電圧の立上り
によつてセツトされ、分周回路５の所定の出力段
の出力信号の立上りによつてリセツトされるラツ
チ回路を設け、このラツチ回路の出力信号に基づ
いて上記スイツチグMISFETQ₁ないしQ₃を同時
に導通状態にさせる構成をとることができる。

しかしながら、この実施例のように比較的低電
圧で動作させられる発振回路３においては、電源
投入後において充分に安定な発振状態になるまで
に比較的長時間を要し、発振動作開始途中におけ
る動作が電源電圧の変動によつて比較的不安定に
させられてしまうことに注意しなければならな
い。

前記起動状態が終了した場合、降圧回路１の出
力電圧は、前記のような電池電源V_ssの電圧に
ほゞ等しい電圧から低下し始めることになる。実
際上の定電圧化回路２は、完全に理想的な回路で
ない。そのため上記定電圧化回路２の出力電圧
は、上記降圧回路１の出力電圧の低下に応じて若
干低下するようになり、またスイツチング
MISFETQ₁ないしQ₄のスイツチ動作の開始に伴
う降圧回路１の出力電圧の変動に伴つて変動する
ようになる。

その結果、前記起動状態が終了した直後におい
て発振回路３の発振動作が不安定になることがあ
る。上記の発振の不安定さに応じて降圧回路１に
加えられるクロツクパルス時間が変化させられる
と、これに応じて降圧回路１の出力電圧の変化幅
が増加させられ、その結果、発振回路３の発振動
作が停止してしまうことがある。

上記発振回路３の発振動作の停止によつて降圧
回路１のスイツチングMISFETQ₁ないしQ₄の順
次のスイツチング動作が停止させられ、その結
果、線l₂における電圧が低下させられてしまう。
ここで、レベルシフト回路１２を構成する第６図
に示されたような相補型MISFET回路において、
MISFETQ₂₂が導通状態にされているときに
MISFETQ₂₄及びQ₂₅からなる相補型インバータ
回路が不動作状態にされてしまうと、上記
MISFETQ₂₂と直列接続されたMISFETQ₂₃は、
入力電圧V_iがどのようなレベルにされても非導通
状態のまゝにされることになる。それに応じて、
上記MISFETQ₂₂は、入力電圧V_iのレベルにかか
わらずに導通状態のまゝにされる。すなわち、上
記線l₂における電圧低下によつて上記定電圧化回
路２の出力電圧が上記相補型インバータ回路の動
作下限電圧よりも低下させられてしまうと、上記
レベルシフト回路１２は、スイツチング
MISFETQ₁ないしQ₃を同時に導通状態にさせる
レベルのクロツクパルスを出力しなくなる。

従つて、前記のように単純にラツチ回路のみを
設ける場合には、上記のような発振動作停止から
再び発振動作を開始させるには、一担電池電源を
取り外す等により上記ラツチ回路を初期状態にも
どさせるとともに、レベルシフト回路１２におけ
るMISFETQ₂₂とQ₂₀とのラツチ動作を解除させ
なければならない。

この実施例においては、発振回路３の発振動作
が自動的に継続させるようにするために、発振検
出回路１０が設けられる。

発振検出回路１０は、第１図に示されたよう
に、線l₃における電源電圧によつて動作させられ
るインバータ回路IV₂ないしIV₆、排他的論理和
回路EOR、抵抗R₄，R₅、コンデンサC₁₂及びC₁₃
から構成される。

上記発振検出回路１０には、分周回路５の所定
の出力、例えば前記第４図のフリツプフロツプ回
路FF₅の反転出力が供給される。

以下、上記発振検出回路１０の動作を第３図の
動作波形図にもとづいて説明する。

時刻t₀において、電池電源V_ssが投入される。
このとき、排他的論理和回路EORは、その２つ
の入力端子における信号が共にほゞ接地電位のハ
イレベルにされているので、第３図Ｃのように
ほゞ電源電圧V_CLのロウレベル信号を出力するよ
うになる。MISFETQ₁₇は上記排他的論理和回路
EORのロウレベル出力信号によつて非導通状態
とされている。波形整形回路としてのインバータ
回路IV₅の入力端における信号は、コンデンサ
C₁₃によつて第３図Ｅのようにほゞ接地電位のハ
イレベルにされている。これに対応してインバー
タ回路IV₆の出力信号は、第５図Ｆのようにハイ
レベルにされている。

水晶振動子X_talの振動開始特性に応じて、発振
回路３からは、第３図Ａに示されているように時
刻t₁から基準周波数信号が出力され始める。

時刻t₂において、上記発振回路３の出力基準周
波数信号の振幅が充分に大きくされることによつ
て、分周回路５は、波形整形回路４を介して供給
される基準パルス信号に応等し始める。

上記時刻t₂から所定数の基準パルス信号が加え
られることによつて、分周回路５から線l₉に第３
図Ｂのように時刻t₃においてロウレベルにされる
信号が出力される。

排他的論理和回路EORには、インバータ回路
IV₂，IV₃及び抵抗R₄、コンデンサC₁₂からなる遅
延回路によつて決まる遅延時間だけ不一致の入力
信号が供給される。その結果、上記排他的論理和
回路EORは、上記遅延時間に対応した時間だけ
ハイレベルとされた信号を出力する。

上記排他的論理和回路EORのハイレベル信号
によつて、MISFETQ₁₇は導通状態にされ、イン
バータ回路IV₄の出力信号はロウレベルにされ
る。そのためコンデンサC₁₃には、上記
MISFETQ₁₇を介して上記インバータ回路IV₄の
ロウレベル信号が供給される。上記MISFETQ₁₇
は、上記排他的論理和回路EORの出力信号がロ
ウレベルにもどされることに応じて非導通状態と
される。そのため、上記コンデンサC₁₃には、上
記のロウレベル信号が保持される。同様に、時刻
t₄以後において分周回路５から線l₉に供給される
信号レベルが変化させられる毎に、上記コンデン
サC₁₃にはロウレベル信号が供給される。従つて
線l₂₁には、第３図Ｅに示されたような信号が出
力される。

上記線l₂₁におけるロウレベル信号に対応して、
インバータ回路IV₆から線l₂₂に、第３図Ｆに示さ
れたようなロウレベル信号が出力される。

上記インバータ回路IV₆の出力ロウレベル信号
は、発振回路３の発振動作検出信号とみなされ
る。

この実施例においては、上記定電圧化回路２の
出力電圧が上記発振回路３の発振動作停止によつ
てクロツク発生回路１１及びレベルシフト回路１
２等の回路の動作下限電圧にまで低下させられて
しまわないうちに上記発振動作検出信号をロウレ
ベルからハイレベルに変化させるために、上記コ
ンデンサC₁₃にこれと並列に抵抗R₅が接続され
る。

その結果、例えば起動状態が終了させられた直
後におけるように、発振回路３の発振動作が停止
させられると、降圧回路１は自動的に起動状態に
復帰させられる。

第４図は、分周回路５とクロツク発生回路１１
の詳細な回路を示している。

クロツク発生回路１１は、ラツチ回路LA₁ない
しLA₄、ナンド回路ND₁ないしND₇及びインバー
タ回路IV₈から構成されている。

上記ラツチ回路LA₁ないしLA₄は、それぞれ図
示のように２個ずつのノア回路から構成されてい
る。

上記ラツチ回路LA₁，LA₂、ナンド回路ND₁及
びインバータ回路IV₈は、起動制御回路を構成し
ている。

上記ラツチ回路LA₁によつて、線l₉におけるハ
イレベル信号はセツト信号とみなされ、線l₁₀に
おけるハイレベル信号はリセツト信号とみなされ
る。同様に、ラツチ回路LA₂によつて、線l₂₃にお
けるハイレベル信号はセツト信号とみなされ、線
l₂₂におけるハイレベル信号はリセツト信号とみ
なされる。

電池電源V_ssが投入されたとき、分周回路５を
構成する各フリツプフロツプ回路FF１ないしFF
１６は、線l₁₂を介して時刻修正回路１３から供
給されるハイレベル信号によつてそれぞれリセツ
ト状態にされる。

上記ラツチ回路LA₁は、線l₉を介してフリツプ
フロツプ回路FF５から供給されるハイレベル信
号によつてセツト状態にされる。

上記ラツチ回路LA₂は、線l₂₂を介して前記発振
検出回路１０から供給されるハイレベル信号によ
つてリセツト状態にされる。従つて、上記ラツチ
回路LA₂から線l₂₄に出力される信号は、第３図Ｈ
に示されたように時刻t₀においてロウレベルにさ
れる。

前記のように、発振検出回路１０による発振検
出によつて上記線l₂₂における信号がロウレベル
にされると上記ラツチ回路LA₂のリセツト状態は
解除される。

分周回路５が分周動作を開始してから１秒後の
時刻t₅において上記分周回路５におけるフリツプ
フロツプ回路FF１６の非反転出力が第３図Ｃに
示されたようにロウレベルからハイレベルにされ
ると、これに応じてラツチ回路LA₁がリセツト状
態にされる。

ナンド回路ND₁は、その２つの入力端子に上
記ラツチ回路LA₁におけるノア回路NR₂の遅延時
間だけ同時にハイレベルとされる信号を受けるこ
とになる。

言言その結果、上記ナンド回路ND₁の出力を
受けるインバータ回路IV₈から線l₂₃に第３図Ｇに
示されたようなハイレベル信号が出力されること
になる。

上記ラツチ回路LA₂は、上記線l₂₃におけるハイ
レベル信号によつてセツト状態にされ、線l₂₄に
第３図Ｈに示されたようなハイレベル信号を出力
するようになる。

上記線l₂₄におけるロウレベル信号は、起動状
態指示信号とみなされる。

上記ナンド回路ND₅ないしND₇から出力され
るクロツクパルスφ₁′ないしφ₃′は、上記起動状態
指示信号に応じて同時にハイレベルにされる。

上記クロツクパルスφ₁′ないしφ₃′は、前記レベ
ルシフト回路１２を介して前記降圧回路１におけ
るスイツチングMISFETQ₁ないしQ₄に供給され
る。

上記線l₂₄における信号がハイレベルにされた
ことによつて定常的動作が指示されたときは、ク
ロツクパルスφ₁′ないしφ₃′は次のようになる。

第５図ＡないしＣはそれぞれ分周回路５におけ
るフリツプフロツプ回路FF３ないしFF５の非反
転出力端子における出力信号波形を示している。

ナンド回路ND₅は、第４図のような接続によ
つて、第５図Ｇに示されたように、上記フリツプ
フロツプ回路FF₅の出力信号と同位相のクロツク
信号を出力する。

ラツチ回路LA₃は、上記フリツプフロツプ回路
FF３の非反転出力信号とFF５の反転出力信号と
を受けることによつて、第５図Ｄに示されたよう
な信号を出力する。

ナンド回路ND₂は、フリツプフロツプ回路FF
３及びFF４の非反転出力信号を受けることによ
つて第５図Ｆに示されたような信号を出力する。

ナンド回路ND₃に上記ラツチ回路LA₃とナンド
回路ND₂の出力信号が供給され、ナンド回路
ND₆に上記ナンド回路ND₃の出力信号が供給さ
れるので、上記ナンド回路ND₆からは、第５図
Ｈに示されたようなクロツク信号φ₂′が出力され
る。

同様にラツチ回路LA₄は、フリツプフロツプ回
路FF３及びFF５の非反転出力信号を受けること
によつて第５図Ｅに示されたような信号を出力す
る。

ナンド回路ND₇は、上記ラツチ回路LA₄及びナ
ンド回路ND₂の出力信号に応じて第５図Ｉに示
されたようなクロツク信号φ₃′を出力する。

上記第５図のクロツク信号によつて、第１図の
降圧回路１におけるスイツチングMISFETQ₃は、
クロツク信号の１周期t₁₀ないしt₁₆において時刻
t₁₀ないしt₁₃の間導通状態とされる。

スイツチングMISFETQ₁は、上記時刻t₁₀から
時間Z₁を経過した時間から導通状態にされ、上記
時刻t₁₃よりも時間Z₂だけ早い時刻t₁₂から非導通
状態にされる。

スイツチングMISFETQ₄は、上記時刻t₁₃から
t₁₆の期間において導通状態とされる。

スイツチングMISFETQ₂は、上記時刻t₁₃から
時間Z₃を経過した時刻t₁₄から導通状態にされ上
記時刻t₁₆よりも時間Z₄だけ早い時刻t₁₅から非導
通状態にされる。

従つて、この実施例においては、前記したよう
な降圧回路１の出力電圧の望ましくない上昇を防
止することができる。

良く知られているように、電池容量は、その放
電々流（出力電流）と時間との積によつて決ま
る。同じ電池容量なら、起電力の大きい電池の方
が大きい蓄積エネルギーを持つことになる。酸化
銀電池の起電力がほゞ1.5Vであるのに対し、リ
チウム電池は、ほゞ3Vの起電力を持つている。
従つて、リチウム電池は、酸化銀電池等に比べて
大きい単位容積当りの蓄積エネルギーを持つてい
る。

この実施例から降圧回路１を除去した場合、定
電圧化回路２には、電池電源の電圧が直接に供給
されることになる。この場合、定電圧化回路２を
使用したことによつて、この定電圧化回路２の出
力電圧を受ける各回路における前記のような貫通
電流及び容量への充放電々流に基づく消費電流を
減少させることができる。しかしながら、この場
合、上記定電圧化回路２に流される電流とほゞ等
しい電流が電池電源に流されることになり、その
結果、高蓄積エネルギーであるリチウム電池の特
性を充分に利用できない。

この実施例に従うと、上記降圧回路１及び定電
圧化回路２を設けたことによつて、定電圧化回路
２から電子回路側に流れる電流をＩとすると、リ
チウム電池から供給する電流は略Ｉ／２に減少さ
せることができる。また、定電圧化回路２に加わ
る電圧は、電池電圧V_ssのV_ss／２に降圧される。
そのため上記定電圧化回路２での電力損失を小さ
くさせることができる。また各電子回路は、定電
圧回路２によつて動作下限電圧付近の低電圧の下
で動作させられる。そのため、それぞれの低消費
電力化を図ることができる。

すなわち、この実施例に従うと、高蓄積エネル
ギーであるリチウム電池の特性を充分に利用する
ことができるようになる。

言い換えれば、酸化銀電池等を電源とする場合
に比べて、電池電源の寿命を著るしく長寿命にさ
せることのできる電子式時計を得ることができる
ようになる。

この実施例においては、上記のように起動状態
において、降圧回路１における所定のスイツチン
グMISFETを同時に導通状態とさせるもので、
あるので、特別なスイツチングMISFETを必要
としない。

第１０図は、この発明の他の実施例の回路を示
している。

この実施例においては、図示のように、定電圧
化回路２の出力側に外部端子P₁₁を介して比較的
大容量のコンデンサC₃が接続される。なお、同
図における他の回路は、第１図の実施例回路と同
一の構成にされる。

この実施例における上記コンデンサC₃は、次
のような理由によつて設けられている。

すなわち、同図の定電圧化回路２においてその
制御用MISFETQ₁₄は、それに流される電流が比
較的小さく、そのため比較的高インピーダンスに
される。また、定電圧回路２０を構成するレベル
シフト回路２２及び差動増幅回路２０の各回路ノ
ードに発生される信号は、上記回路２２及び２０
がそれぞれ前記のような微小電流で動作させられ
ること及び上記各回路ノードに寄生容量等の容量
が存在もしくは結合されることによつて比較的低
速度でしか変化させられない。

これに対して、分周回路５、波形整形回路６等
の回路には、前記貫通電流及び容量への充放電々
流によつて決まるような消費電流が流されること
になる。この消費電流は、上記回路５，６等の動
作状態に応じて周期的に比較的大きく変化させら
れる。

上記のように定電圧回路２は比較的低速度動作
かつ比較的高出力インピーダンスであり、そのた
め線l₃における電圧は、上記回路５，６等の動作
状態に応じて比較的大きく変化させられる。上記
線l₃における電圧変動は、上記線l₃に結合された
各回路の相互に不所望な干渉を引き起させる。

実施例のようにコンデンサC₃を設けると線l₃に
おけるインピーダンスを充分に低下させることが
できるようになり、その結果上記のような不所望
な干渉を防ぐことができるようになる。

第１１図は、ICの外付端子及び外付コンデン
サを増加させることなく、出力インピーダンスの
低減を図ることができる安定化電源回路の他の実
施例が示されている。この実施例において、降圧
回路１と定電圧化回路２以外の回路は、前記第１
図もしくは第１０図の実施例と同一とされる。そ
のため、以下においては上記回路１，２以外の回
路についての説明は省略する。

この実施例では、降圧回路１と定電圧化回路２
が一体的に構成される。すなわち、降圧回路１の
接地電立側に設けられる前記コンデンサC₂と対
応するコンデンサC₃が図示のように外部端子P₁₁
を介して定電圧化回路２を構成する制御用
MISFETQ₁₄の出力側に設けられる。言い換えれ
ば、この実施例の回路は、第１０図の実施例回路
から、コンデンサC₂及び端子P₅が削除されたも
のと等価である。

この実施例回路の動作は、第１２図Ａ及びＢに
示す動作原理図を参照して、次に詳細に説明す
る。

第１２図Ａは、MISFETQ₁，Q₃がオン状態に
された状態を示している。すなわち、スイツチ
SW₁はＥ側に、スイツチSW₂はＨ側にそれぞれ接
続されている。コンデンサC₁，C₃は、制御用
MISFETQ₁₄を介して直列に接続されることにな
り、そのため電池電源V_ssから充電されることに
なる。この充電動作において、制御回路用
MISFETQ₁₄は、コンデンサC₃の充電電圧が基準
電圧に達すると差動増幅回路２０の出力によつて
実質的にオフ状態にされる。そのため、コンデン
サC₁，C₃には同一量の電荷が充電されることに
なる。

また、同図Ｂは、MISFETQ₂，Q₄がオン状態
にされている状態を示している。すなわち、スイ
ツチSW₁がＦ側に、スイツチSW₂がＧ側にそれぞ
れ接続され、これに応じてコンデンサC₁は電池
電源V_ssから切り離される。この状態においてコ
ンデンサC₁及びC₃はMISFETQ₁₄を介して、同一
の極性の下に実質的に並列に接続されることにな
る。この並列接続においてはコンデンサC₃に対
しMISFETQ₁₄を介してコンデンサC₁が並列接続
されることになるので電子回路側への電流消費に
かかわらずにコンデンサC₃の充電電圧は一定の
電圧に保持される。

スイツチングMISFETQ₁ないしQ₄にクロツク
パルスφ₁ないしφ₃が加えられることに応じて第
１２図ＡとＢの状態が交互に繰り返されることに
なる。

この実施例では、コンデンサC₃が定電圧化回
路２の出力側に設けられるものであるため、電源
回路の出力インピーダンスを充分に低下させるこ
とができ、前記第１０図の実施例の回路と同様に
出力定電圧の変動を小さく抑えることができる。
しかも、ICに対する外付コンデンサが２個です
むため、特に薄型の電子式腕時計のように実装ス
ペースに制約のあるものには極めて有役なものと
することができる。

なお、この実施例においては、前記実施例と同
様に、起動時において線l₂₂に供給される発振検
出信号のハイレベルによつて、タイミングパルス
φ₁ないしφ₃がハイレベルにされ、このハイレベ
ルのタイミングパルスφ₁ないしφ₃によつて
MISFETQ₁，Q₂及びQ₃が同時にオン状態にさ
れ、MISFETQ₄がオフ状態にされる。これによ
り、電池電圧V_ssが直接に定電圧回路２に印加さ
れ、コンデンサC₃が所定の定電圧に充電される。
このときにはコンデンサC₁には上記のように
MISFETQ₂がオフ状態にされているので充電は
行なわれない。

したがつて、起動状態終了後の回路動作は次の
ようになる。なお、第１２図ＡないしＥには、時
刻t0において電池電源が投入され、時刻t5におい
て起動状態が終了させられたときのクロツク発生
回路内の線l₂₄（第４図参照）における信号、クロ
ツクパルスφ₁ないしφ₃、及び定電圧化回路２の
出力電圧波形が示されている。

先ず、時刻t6においてクロツクφ₂がハイレベル
にされると、線l₃には、MISFETQ₁、電荷量０
の上記コンデンサC₁及びMISFETQ₃を介して電
池電源V_ssの電圧が供給される。

時刻t8においてクロツクパルスφ₁がロウレベル
にされることによつてMISFETQ₄が導通状態に
されると、上記MISFETQ₄及びほゞ電荷量０の
上記コンデンサC₁によつてMISFETQ₂のソース
がほゞ接地電位にされることになる。このとき上
記MISFETQ₂は、制御用MISFETQ₁₄及び線l₂を
介してそのドレインＤにコンデンサC₃の出力電
圧が加えられているので、そのドレインＤと基体
ゲートSUBとの間のpn接合に順方向バイアスが
与えられることになる。

時刻t9においてクロツクパルスφ₃がハイレベル
にされると、上記MISFETQ₂はそのゲート電極
下のｐ型ウエル領域（図示しない）表面にチヤン
ネル領域が形成されることによつて導通状態とさ
れる。

その結果、上記時刻t8から、上記コンデンサC₃
における充電々荷が制御用MISFETQ₁₄、線l₂及
びMISFETQ₂を介してコンデンサC₁に分配され
るようになる。その結果、上記コンデンサC₃の
充電々圧、すなわち線l₃における電圧が第１３図
Ｅのように減少させられてしまうことになる。

時刻t10においてクロツクパルスφ₂が再びハイ
レベルにされると、前記時刻t6における動作と同
じように、MISFETQ₁、上記電荷分配によつて
充電された上記コンデンサC₁及びMISFETQ₃を
介して線l₂に電池電源V_ssの電圧が供給されるこ
とになり、その結果上記コンデンサC₃の充電々
圧は第１３図Ｅのように再び定電圧化回路２の特
性によつて決まつた電圧まで上昇するようにな
る。

上記コンデンサC₃の充電々圧の変動は、上記
コンデンサC₁が除々に充電されることに応じて
第１３図Ｅのように減少させられる。

上記のように線l₃における電圧が低下すると、
発振回路３が動作を停止してしまうことになる。
また上記電圧低下が著るしいと、再び起動状態に
させることができなくなつてしまうという問題が
生じる。

そこで、上記第１１図の実施例においては、上
記コンデンサC₁，C₃の容量値を同一にするので
はなく、コンデンサC₁の容量値をコンデンサC₃
に比べて小さくすることによつて、上記起動終了
時での上記コンデンサC₃における電圧低下を小
さくさせるように工夫される。この場合には、コ
ンデンサC₁の充電電圧が大きくされることにな
り、そのため、起動状態終了後の正常動作時に
MISFETQ₂とQ₄が導通状態にされたとき、コン
デンサC₁からコンデンサC₃へ電荷分散が行なわ
れ易くなるという利点も生じる。すなわち、第１
２図Ｂに示されたような状態において、コンデン
サC₃の保持電圧が低下したときには、比較的高
電圧に充電された上記コンデンサC₁から
MISFETQ₁₄を介してコンデンサC₃へ電荷分散が
速やかに行なわれることになるからである。た
だ、コンデンサC₃には直列接続による充電動作
時に基準電圧（安定化出力電圧）まで充電する必
要があることにより、上記コンデンサC₁とC₃を
この電圧を越えるような大きな容量比に設定する
ことはできない。

なお、上記第１１図の回路において、起動状態
のときの上記クロツクパルスφ₁ないしφ₃を上記
のようにすべてハイレベルにさせること構成にか
えて、クロツクパルスφ₁をロウレベルにさせ、
クロツクパルスφ₂及びφ₃をハイレベルにさせる
ように変更することができ、このような変更によ
つて、起動状態時に上記コンデンサC₁を充電さ
せることができる。しかしながら、上記のように
コンデンサC₁を予め充電させても、起動状態終
了後における上記コンデンサC₃の充電々圧の変
動を無くさせることは困難である。

すなわち、上記のように変更された場合、上記
起動状態において上記コンデンサC₁がほゞ電池
電源V_ssの電圧まで充電されることになり、それ
に応じて起動状態終了後に上記コンデンサC₁が
第１２図Ａのように接続されると、上記コンデン
サC₁の充電々圧によつて線l₂の電圧がほゞ０にさ
れてしまうことになるからである。

第１４図は、この発明の更に他の実施例の回路
を示している。

この実施例においては、端子p₁₁を介してICに
外付けされるコンデンサC₃によつて定電圧化回
路２の出力端におけるインピーダンスが充分低下
するように考慮され、しかもICに外付けされる
２つのコンデンサC₁及びC₃が互に等しくても差
しつかえないように考慮される。

その結果、電子時計等の組立作業時において、
コンデンサC₁とC₃を区別してICの各端子に接続
させなければならないという煩らわしさから解放
される。

この実施例においては、図示のようにスイツチ
ングMISFETQ₁，Q₂の共通接続点と端子P₃との
間にMISFETQ₃₀が設けられ、また上記端子P₃と
線l₃との間にMISFETQ₃₁が設けられる。

上記MISFETQ₃₁のゲートには、第１５図Ａに
示されたように、レベル振幅が−V_ssとされた起
動制御信号Ａが供給される。この起動制御信号
は、第４図の回路の線l₂₄に供給される信号を第
６図におけるようなレベルシフト回路に加えるこ
とによつてこのレベルシフト回路における
MISFETQ₂₀にドレインから得ることができる。

上記MISFETQ₃₀のゲートには、電池電源V_ss
によつて直接に動作させられるインバータ回路
INを介して上記起動制御信号Ａが供給される。

なお、上記２つのMISFETQ₃₀及びQ₃₁のゲー
トに供給するためのレベルシフトされた互いに逆
相の信号を上記第６図のレベルシフト回路におけ
るMISFETQ₂₀とQ₂₂とドレインから発生させて
も良い。このようにすると上記インバータ回路
INを省略することができる。

この実施例においては、起動状態におけるクロ
ツクパルスφ₁はロウレベルにされ、クロツクパ
ルスφ₂及びφ₃はハイレベルにされる。

上記クロツクパルスφ₁を得るために、例えば
前記第４図におけるナンド回路ND₅がノア回路
に変更され、このノア回路にフリツプフロツプ回
路FF５の反転出力信号と線l₂₄における信号をイ
ンバータ回路によつて反転させることによつて得
た信号とが供給されるようにされる。

この実施例の回路の動作は、次のようになる。

先ず、第１５図Ａのように、時刻t0において電
池電源が投入されてから時刻t5において起動制御
信号Ａがロウレベルにされるまで、すなわち起動
状態においては、上記起動制御信号Ａのハイレベ
ルにより上記MISFETQ₃₁がオン状態にされ、上
記MISFETQ₃₀がオフ状態にされている。

上記起動時状態においては、また上記のように
タイミングパルスφ₁がローレベルに、タイミン
グパルスφ₂及びφ₃がハイレベルにされているこ
とによつてスイツチングMISFETQ₁，Q₂及びQ₄
がオン状態にされQ₃がオフ状態にされている。

したがつて、上記起動状態において、線l₂には
オン状態にされた上記スイツチングMISFETQ₁
及びQ₂を介して電池電源V_ssの電圧が供給され
る。このとき、上記MISFETQ₃₁がオン状態にさ
れていることによつてコンデンサC₁は、この
MISFETQ₃₁を介してコンデンサC₃に並列に接続
されることになる。なお、MISFETQ₃₀がオフ状
態にされていることによつて、上記コンデンサ
C₁と電池電源V_ssとの相互には、直接の電流通路
は形成されない。

上記起動状態においては、上記コンデンサC₁
及びC₃は、共に定電圧化回路２によつて決めら
れる電圧V_OLまで充電されることになる。

時刻t₅において起動制御信号Ａがロウレベルさ
れることによつて、起動状態が終了させられる。
この起動終了以後において上記MISFETQ₃₀はオ
ン状態にされ、Q₃₁はオフ状態にされる。

上記のように、コンデンサC₁は、起動状態時
に電圧V_CLにまで充電されている。従つて起動状
態が終了させられた後においてコンデンサC₃か
らC₁への電荷分散が生じることはなく、第１５
図Ｆのように上記コンデンサC₃の電圧、すなわ
ち線l₃における電圧を起動状態であるか否かにか
かわらずに一定にさせることができる。

なお、定電圧化回路２における制御用
MISFETQ₁₄のドレインが接続された線l₂におけ
る電圧は、上記起動状態の終了後の正常動作にお
いて第１５図Ｅのように変化させられる。

すなわち、上記線l₂における電圧は、時刻t6に
おいてスイツチングMISFETQ₁及びQ₃がオン状
態にされることによつて電池電源V_ssの電圧から
コンデンサC₁の充電々圧を引いた値にされる。
このときの上記コンデンサC₁及びC₃への充電は、
前記のように、線l₃、すなわち上記コンデンサC₃
における電圧が定電圧化回路２によつて決まる定
電圧V_ssにされたとき実質的に停止される。それ
に応じて上記コンデンサC₁における充電々圧が
比較的小さくされるので上記線l₂における電圧は
比較的大きい値にされる。

これに対し、時刻t9においては、スイツチング
MISFETQ₄及びQ₂がオン状態にされることによ
つて上記コンデンサC₁の充電々圧が上記線l₂に供
給される。その結果、上記線l₂における電圧は図
示のように比較的小さくされる。

第１６図は、この発明の更に他の実施例の回路
を示している。

この実施例に従えば、電池を比較的長時間にわ
たつて使用できるようにするため、すなわち電池
寿命を長くさせるため、電池電源V_ssの電圧が比
較的低下させられたときにおいても安定化電源回
路２から充分な値の安定化出力電圧が出力される
ようにされる。

なお、この実施例においては、降圧回路１と定
電圧化回路２とが一体的に構成されているが、以
下の説明では便宜上これらが分けられているもの
とする。この場合、上記降圧回路１から線l₂に供
給電圧は、電池電源V_ssの電圧のほゞ半分の値と
され、従つて、電池電源V_ssの電圧の変化に対し、
第１７図の特性図において曲線l₂で示されたよう
に変化させられる。

定電圧化回路２は、上記降圧回路の出力電圧を
受けるようにされているので、上記降圧回路１の
出力電圧がほゞその安定化電圧以上なら、安定化
電圧を出力する。

上記定電圧化回路１に降圧回路１の降圧動作に
よつて形成された降圧電圧のみが供給される場
合、電池電圧V_ssの電圧の若干の低下によつて上
記降圧電圧が上記安定化電圧よりも低下させられ
てしまうと、これに応じて上記定電圧化回路１の
出力電圧が低下させられてしまう。すなわち上記
定電圧化回路１の出力電圧は、第１７図における
Ｄ点から降圧回路１の出力電圧に応じて低下させ
られてしまう。その結果、電池電源V_ssからまだ
比較的高電圧が出力されているにもかかわらずに
電池電源を取り替えなければならなくなつてく
る。

この実施例に従うと、減電圧特性の改善のため
に、言い換えれば、電池寿命を長くさせるため
に、上記降圧回路１から出力される降圧電圧が電
池電源V_ssの電圧の低下に応じてほゞ上記安定化
電圧にまで低下させられてしまうと、電池電源
V_ssの電圧が直接に上記定電圧化回路２に供給さ
れるようにされる。これに応じて、上記定電圧化
回路２の出力電圧は第１７図のＣ点まで、すなわ
ち、電池電源V_ssの電圧が上記安定化電圧にほゞ
等しい値のV_ss″に低下させられるまで安定化され
る。

以下、この実施例の構成について詳細に説明す
る。

降圧回路１は前記第１４図の回路と同様な構成
にされている。起動状態においては、クロツクパ
ルスφ₁がロウレベルにされクロツクパルスφ₂及
びφ₃がハイレベルにされる。これに応じてスイ
ツチングMISFETQ₁，Q₂及びQ₄が導通状態にさ
れ、スイツチングMISFETQ₃が非導通状態にさ
れる。またMISFETQ₃₀はレベルシフト回路２９
から供給されるロウレベルの制御信号によつて非
導通状態にされ、MISFETQ₃₁はハイレベルの制
御信号によつて導通状態にされる。

定電圧化回路２は、前記各実施例と同様に制御
用MISFETQ₁₄、差動増幅回路２０、基準電圧回
路２１及びレベルシフト回路２２から構成されて
いる。

時計回路３１は、その内部において本発明の考
えに従つて複数の電源配線が形成され、また必要
に応じてレベルシフト回路が形成されるが基本的
には公知の各種の回路によつて構成される。特に
制限されないがこの時計回路３１は、例えば基準
周波数信号を形成する発振回路、上記発振回路か
ら出力される基準周波数信号を受けることによつ
て秒クロツク信号を形成する分周回路、上記分周
回路の出力信号を受けることによつて、10秒、１
分、10分、１時間、10時間、１日、10日等の時間
データを出力する各種の時間カウンタ回路、上記
各種時間カウンタ回路の出力信号を表示用信号に
変換させる表示用デコーダ回路、上記表示用デコ
ーダ回路の出力信号を受ける出力バツフア回路、
ストツプウオツチ回路、アラーム回路、外部端子
P₁₀，P₂₂を介して接続されたスイツチSW₁及び
SW₂の操作順序を検出することによつて、正常時
計動作モード、時刻修正モード、ストツプウオツ
チモード、アラームモード等の時計の各種モード
を選択させるためのモード選択回路、上記モード
選択回路の出力信号と上記スイツチSW₁もしくは
SW₂からの信号との組合せに応じて上記各種回路
の動作を制御するための制御回路、上記アラーム
回路の出力信号を受ける出力バツフア回路等から
構成される。

なお、時計回路３１は、発振回路、タイミング
パルス発生回路、時刻データ、動作モードデー
タ、ストツプウオツチデータ、アラームデータ等
が書き込まれるランダムアクセスメモリ、マイク
ロインストラクシヨンが書き込まれたリードオン
リメモリ（ROM）、プログラムカウンタ、演算
論理ユニツト、各種デコーダ回路、等から構成さ
れた公知のROM−RAM方式の回路によつて構
成することもできる。

上記時計回路３１からは、例えば図示のように
各桁毎に日字型に配置された液晶表示セグメント
を持つ表示装置DSPを駆動するための表示デコ
ード信号、アラーム音を形成させるために設けら
れた圧電素子等から構成された音響交換手段SP
を駆動するための信号、及び後で説明する各種回
路に供給するための各種クロツク信号及び制御信
号が出力される。

上記音響変換手段SPを駆動するための時計回
路３１内に設けられた出力バツフア回路は比較的
大きい駆動電流が必要とされるので、電池電源
V_ssの直接の電圧によつて動作させられる。

この実施例においては、電池電源V_ssの電圧を
検出するために、図示のように電圧比較回路２５
が設けられる。

上記電圧比較回路２５は、その非反転入力端子
に、上記基準電圧回路２１によつて形成された定
電圧が供給され、またその反転入力端子に抵抗
R₂及びR₃から構成された分圧回路を介して電池
電源V_ssの電圧が供給される。

上記分圧回路から出力される分圧電圧は、その
分圧比が適当に設定されることによつて、電池電
源V_ssの電圧が検出すべき値（検出レベル）にま
で低下させられたとき、すなわちほゞ第１７図に
おけるV_ss′もしくはそれよりも若干大きい値にま
で低下させられたとき、上記基準電圧回路２１に
出力電圧と等しくなるようにされる。

そのため、上記電圧比較回路２５の出力電圧
は、電池電源V_ssの電圧が検出レベル以下に低下
させられると、これに応じてハイレベルにされ
る。

特に制限されないが、この実施例においては、
上記分圧回路及び電圧比較回路２５は、それぞれ
の平均消費電流を減少させるために間欠的に動作
させられる。上記分圧回路を間欠動作させるため
に、図示のようにクロツクパルスφ₀によつてオ
ン状態とされるスイツチングMISFETQ₃₂が設け
られる。また、上記電圧比較回路２５には、上記
スイツチングMISFETQ₃₂に供給されるクロツク
パルスφ₀と同じクロツクパルスが供給される。

なお上記電圧比較回路２５は、例えば第１図の
差動増幅回路２０と同様な構成にされる。上記間
欠動作のために、上記第１図の定電流
MISFETQ₁₃と同様なMISFETのゲートに上記ク
ロツクパルスφ₀が供給される。

上記電圧比較回路２５から出力される間欠的な
出力信号にもとづいて連続的な信号を形成させる
ために、図示のようにラツチ回路２６が設けられ
ている。

上記電圧比較回路２５が上記クロツクパルス
φ₀によつて動作状態にされるので、上記ラツチ
回路２６のデータ入力端子には、上記電圧比
較回路２５に供給されるクロツクパルスφ₀と同
じクロツクパルスが供給される。

上記クロツクパルスφ₀は、図示のように、時
計回路３１から出力される各周波数の基準クロツ
ク信号を受ける波形整形回路３０から得ることが
できる。なお、上記クロツクパルスφ₀をこのよ
うな構成によつて得ることによつて、上記ラツチ
回路２６の出力信号の変化タイミングとクロツク
パルスφ₁ないしφ₃の変化タイミングとを同期さ
せることができるようになる。

上記ラツチ回路２６の出力信号は、ノアゲート
回路２７を介して起動制御回路２８に供給され
る。

なお、上記ゲート回路２７は、電子式時計に、
上記のようにアラーム回路及びこの回路の出力に
よつて駆動される音響変換手段SPなどの比較的
大きい駆動電流を必要とする表示手段が設けられ
ることに対応して設けられる。

上記ゲート回路２７の残りの入力端子には、線
l₄₁を介して上記時計回路３１内の制御回路から、
上記表示手段に駆動電流が流されるタイミングと
同期してハイレベルにされる制御信号φ_Cが供給
される。

ここで、通常、電池電源V_ssは、比較的大きい
内部抵抗を持つており、そのため上記のような大
きい駆動電流に応じて大きい電流が流されるとそ
の出力電圧が比較的大きく低下させられてしまう
ことになる。この電池電源V_ssの電圧の低下は前
記電圧比較回路２５によつて検出されることにな
る。しかしながら上記の電圧の低下が検出される
までに若干の時間遅れが生ずることになる。

上記のゲート回路２７及び制御信号φ_Cを利用
する場合には、上記電圧比較回路２５の出力信号
にもとづく電圧降下検出出力を待たなくても良い
ようになる。

その結果、後の説明からも明らかとなるよう
に、電池電源V_ssの電圧が低下させられる前にこ
の電池電源V_ssの電圧が定電圧化回路２７に供給
されるようになり、線l₃における不所望な電圧低
下を防ぐことができるようになる。

この実施例の図面においては、理解を容易にす
るために、クロツク発生回路１１′に対して独立
に起動制御回路２８が表示されている。

この起動制御回路２８は、その詳細が第１８図
に示されている。図面から明らかなように、この
起動制御回路２８は前記第４図の起動制御回路に
ナンド回路ND₁₀及びインバータ回路IV₂₀が追加
された構成とされている。

上記ナンド回路ND₁₀の１つの入力端子には線
l₄₃を介して上記ノアゲート回路２７から、電池
電源電圧の低下が検出されたとき及びアラーム表
示時においてロウレベルとされる信号が供給され
る。そのため、上記起動制御回路２８は、起動状
態時だけでなく、上記ノアゲート回路２７の出力
がロウレベルにされたときにおいても線l₂₄にロ
ウレベル信号を出力するようになる。

なお、第１８図には、クロツク発生回路１１′
の一部も示されている。図示のノア回路NR₁₀か
ら出力されるクロツクパルスφ₁′は、上記線l₂₄に
おける信号がロウレベルにされることに応じてロ
ウレベルにされる。

第１９図ＡないしＧには、上記第１６図の回路
の動作波形図が示されている。なお、第１９図に
おいて、V_DD（＋）は、回路の接地電位を意味し、
V_ss（−）は電池電源V_ssの出力電位に対応する電
位を示している。

この実施例に従うと、降圧電圧が安定化出力電
圧以下となつても、上記動作切り換えにより所定
のレベルの安定化出力電圧が得られることより、
電池電圧V_ssの有効な利用が図られ、この減電圧
の特性の改善により、電池寿命を長くすることが
できる。特に、リチウム電池にあつてはその内部
抵抗が数100Ωと大きいことより、大きな消費電
流の動作モードでは、その電圧低下が大きいこと
より、この実施例に示すような機能の追加はリチ
ウム電池を使用する場合に特に好適なものとな
る。

この発明は、上記実施例に限定されない。例え
ば、第１４図及び第１６図の回路１及び２にかえ
て、第２０図に示されたような回路を用いること
ができる。なお、この第２０図には、前記実施例
の各素子と対応する素子には同じ記号がつけられ
ている。

この第２０図の回路においては、起動状態及び
電池電源電圧の低下時に、クロツクパルスφ₁な
いしφ₃及び制御信号Ａがハイレベルにされ、制
御信号がロウレベルにされる。上記各レベルの
各信号に応じて、スイツチングMISFETQ₁ない
しQ₃及びMISFETQ₃₁が導通状態にされ、スイツ
チングMISFETQ₄及びMISFETQ₃₀が非導通状
態にされる。そのため、コンデンサC₁は、実質
的に電池電源V_ssとコンデンサC₃とに接続される
ことになる。上記コンデンサC₁及びC₃が直列接
続されることによつて、上記コンデンサC₃は、
制御用MISFETQ₁₄からだけでなく上記コンデン
サC₁を介しても充電される。その結果、電池電
源投入時において、線l₃に出力される電圧の立上
りを早くさせることができるようになる。同時に
上記コンデンサC₁は比較的短時間のうちに充電
される。

起動状態終了後においては、制御信号Ａ，が
それぞれロウレベル、ハイレベルにされ、また、
クロツクパルスφ₁ないしφ₃は前記実施例と同様
に順次に変化させられる。

上記第１４図及び第１６図の上記回路１及び２
は、更に第２１図のように変更することができ
る。

この第２１図の回路においては、起動状態時及
び電池電源電圧低下時に、クロツクパルスφ₁な
いしφ₃がロウレベルにされ、制御信号Ａがハイ
レベルにされることによつて、スイツチング
MISFETQ₁ないしQ₃が非導通状態にされ、スイ
ツチングMISFETQ₄、MISFETQ₃₀及びQ₃₁が導
通状態にされる。その結果、制御用MISFETQ₁₄
のドレインにはMISFETQ₃₀を介して電池電圧が
供給されるようになる。またコンデンサC₁には、
MISFETQ₃₁を介して線l₃に出力された定電圧が
供給されることになる。

起動状態終了後においては、上記制御信号Ａは
ロウレベルにされ、クロツクパルスφ₁ないしφ₃
は前記実施例と同様に順次に変化させられる。

上記第２１図の回路構成によると、起動状態終
了後における上記コンデンサC₁の充放電経路は、
スイツチングMISFETQ₁ないしQ₄によつてのみ
構成される。そのため、上記MISFETQ₃₀が上記
コンデンサC₁の充放電経路に直列に挿入されて
いる場合に起るような電圧損失及び電力損失の発
生を防ぐことができる。また、上記MISFETQ₃₀
及びQ₃₁が同相で動作させられるので、１つの制
御信号Ａを形成するだけで良いようになる。

前記降圧回路１に供給するタイミングパルス
は、２相のタイミングパルスを用いるものであつ
てもよい。ただ、この降圧回路におけるスイツチ
ング手段を利用して起動又は減電圧改善を行なう
場合には、MISFETQ₁，Q₂を簡単に同時にオン
することができる８相のタイミングパルスを用い
ることが便利である。

また、減電圧特性の改善は、第１図、第１０
図、第１１図、及び第１４図の実施例回路につい
ても同様に適用できるものである。さらに、定電
圧化回路２における差動増幅回路２０は、クロツ
クドライブして、その消費電流をさらに削減する
ものとしてもよい。この場合には、コンデンサ
C₄によつてMISFETQ₁₄のゲート制御電圧が保持
されることになる。

また、前記実施例における各回路ブロツクの具
体的回路は、前述のような動作を行なうものであ
れば、何んであつてもよい。

さらに、この発明は、指針式電子時計、デイジ
タル式電子時計等のように主として電池起動され
る小型電子装置に広く利用できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、
第２図Ａ及びＢは、その動作原理図、第３図は、
上記第１図の回路の動作波形図、第４図は、上記
第１図のブロツク５及び１１の具体的な論理回路
図、第５図は上記第４図の回路の動作波形図、第
６図はレベルシフト回路の回路図、第７図は、イ
ンバータ回路の回路図、第８図及び第９図は上記
第７図の回路の特性曲線図、第１０図はこの発明
の他の実施例の回路図、第１１図はこの発明の更
に他の実施例の回路図、第１２図Ａ及びＢは、上
記第１１図の回路の動作原理図、第１３図は、上
記第１１図の回路の動作波形図、第１４図は、こ
の発明の他の実施例の回路図、第１５図は上記第
１４図の回路の動作波形図、第１６図は、この発
明の更に他の実施例の回路図、第１７図は上記第
１６図の回路の特性曲線図、第１８図は上記第１
６図のブロツク２８の具体的な論理回路図、第１
９図は上記第１６図の回路の動作波形図、第２０
図及び第２１図はそれぞれ更に他の実施例の回路
図である。１……降圧回路、２……定電圧化回路、３……
発振回路、４……波形整形回路、５……分周回
路、６……波形整形回路、７……レベルシフト回
路、８，９……出力バツフア回路、１０……発振
検出回路、１１……クロツク発生回路、１２……
レベルシフト回路、２０……差動増幅回路、２１
……基準電圧回路、２５……電圧比較回路。

Claims

【特許請求の範囲】１電源電圧供給点と、第１、第２接続点と、上記第１接続点に入力が結合され上記第２接続
点に出力が結合された定電圧回路と、上記第２接続点と回路の基準電位点との間に設
けられる第１コンデンサと、第２コンデンサと、第１タイミングにおいて上記第１、第２コンデ
ンサが上記定電圧回路を介して上記電源電圧供給
点と上記回路の基準電位点との間に直列接続され
るように上記第２コンデンサを上記電源供給点と
上記第１接続点との間に接続せしめ、第２タイミ
ングにおいて上記第２コンデンサの充電電圧が上
記第１接続点に供給されるように上記第２コンデ
ンサを上記第１接続点と上記回路の基準電位点と
の間に接続せしめるスイツチ回路と、を備えており、上記第１、第２タイミングの交互の繰返しに応
じて上記第２接続点から出力電圧を得るようにし
てなることを特徴とする安定化電源回路。２上記定電圧回路は、上記第２接続点の電位と
所望の基準電位とを入力して受けることによつて
制御電圧を形成する差動増幅回路と、上記第１接
続点と上記第２接続点との間に設けられ上記制御
電圧によつてインピーダンス制御される可変イン
ピーダンス素子とからなることを特徴とする特許
請求の範囲第１項記載の安定化電源回路。３上記差動増幅回路及び上記可変インピーダン
ス素子は、MISFETからなることを特徴とする
特許請求の範囲第１項又は、第２項記載の安定化
電源回路。４上記スイツチ回路は、電源投入時に、上記第
２コンデンサを上記電源電圧供給点の電圧を上記
第１接続点に供給せしめるとともに、上記第２コ
ンデンサを上記定電圧回路の出力によつて充電せ
しめるスイツチ素子を備えてなることを特徴とす
る特許請求の範囲第１項ないし第３項のうちの１
に記載の安定化電源回路。