JPH0345409B2 - - Google Patents
Info
- Publication number
- JPH0345409B2 JPH0345409B2 JP57081300A JP8130082A JPH0345409B2 JP H0345409 B2 JPH0345409 B2 JP H0345409B2 JP 57081300 A JP57081300 A JP 57081300A JP 8130082 A JP8130082 A JP 8130082A JP H0345409 B2 JPH0345409 B2 JP H0345409B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- information
- write
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Electric Clocks (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
本発明は書替可能な不揮発性メモリ回路を備え
た小型電子機器に関する。
た小型電子機器に関する。
近年MNOS記憶素子等の書替可能な不揮発性
メモリ素子の動作電圧が低下してきたことによ
り、これらの不揮発性記憶素子を電子時計等の小
型電子機器に使用することが検討されている。
メモリ素子の動作電圧が低下してきたことによ
り、これらの不揮発性記憶素子を電子時計等の小
型電子機器に使用することが検討されている。
これらの電子時計への応用方式としては、例え
ば可変分周回路を使用して周波数調整を行う方式
に於いて分周比を外部より設定記憶させるための
記憶装置や、水晶発振回路の温度補償を行う方式
に於いて補償レベルを外部より設定記憶させるた
めの記憶装置として使用するものであり、いずれ
も外部より高い書込み電源を使用して書込むもの
であつた。しかるに上記書込み電圧も技術の進歩
により今や電子時計の内部電源によつて十分書替
が可能となつてきた。
ば可変分周回路を使用して周波数調整を行う方式
に於いて分周比を外部より設定記憶させるための
記憶装置や、水晶発振回路の温度補償を行う方式
に於いて補償レベルを外部より設定記憶させるた
めの記憶装置として使用するものであり、いずれ
も外部より高い書込み電源を使用して書込むもの
であつた。しかるに上記書込み電圧も技術の進歩
により今や電子時計の内部電源によつて十分書替
が可能となつてきた。
本発明は上記の点に着目し、電子時計等の小型
電子機器に内蔵された不揮発性メモリを内部電源
によつて書替を行わせることにより、機能性を高
めた小型電子機器を提供することを目的としてい
る。
電子機器に内蔵された不揮発性メモリを内部電源
によつて書替を行わせることにより、機能性を高
めた小型電子機器を提供することを目的としてい
る。
上記目的を達成するための本発明の要旨は、小
型電池を電源とする小型電子機器に於いて、外部
より情報を設定することが可能な情報設定回路
と、該情報設定回路の設定情報を記憶するための
不揮発性メモリ回路と、前記電池の電圧低下を検
出するための電圧検出回路を設け、電池電圧の低
下時に前記電圧検出回路の出力信号を書込信号と
して情報設定回路の情報を不揮発性メモリ回路に
記憶させることにある。
型電池を電源とする小型電子機器に於いて、外部
より情報を設定することが可能な情報設定回路
と、該情報設定回路の設定情報を記憶するための
不揮発性メモリ回路と、前記電池の電圧低下を検
出するための電圧検出回路を設け、電池電圧の低
下時に前記電圧検出回路の出力信号を書込信号と
して情報設定回路の情報を不揮発性メモリ回路に
記憶させることにある。
以下図面により本発明の一実施例である電子時
計について説明する。
計について説明する。
まず本発明の説明に先立ち電気的に書替可能な
不揮発性メモリの一般的特性について説明する。
不揮発性メモリの一般的特性について説明する。
第１図は電気的に書込と消去を行うＰチヤネル
型不揮発性メモリの特性を示す特性図であつて、
不揮発性メモリのゲート電極に高い正電圧を印加
すると、該不揮発性メモリはそれ以降、スレツシ
ヨルド電圧（以下Vtと略記する）はデプレシヨ
ン方向となり、逆にゲート電極に高い負電圧を印
加すると、それ以降Vtはエンハンスメント方向
となつて動作する特性を示している。従つて適当
な参照電位VRに対してVtが高いか低いかを判定
する事により前記不揮発性メモリの状態を２値に
規定し、論理的に“１”又は“０”と読取る事が
出来る。
型不揮発性メモリの特性を示す特性図であつて、
不揮発性メモリのゲート電極に高い正電圧を印加
すると、該不揮発性メモリはそれ以降、スレツシ
ヨルド電圧（以下Vtと略記する）はデプレシヨ
ン方向となり、逆にゲート電極に高い負電圧を印
加すると、それ以降Vtはエンハンスメント方向
となつて動作する特性を示している。従つて適当
な参照電位VRに対してVtが高いか低いかを判定
する事により前記不揮発性メモリの状態を２値に
規定し、論理的に“１”又は“０”と読取る事が
出来る。
上記の如き不揮発性メモリ（以下単にメモリと
略記する）にデータを記憶させるためには選択的
に書込を行うか、又は選択的に消去を行うかの２
つの方法が考えられる。
略記する）にデータを記憶させるためには選択的
に書込を行うか、又は選択的に消去を行うかの２
つの方法が考えられる。
ここで書込とはVtをデプレシヨン方向に移動
させる事、又消去とはVtをエンハンスメント方
向に移動させる事と定義すると、通常は選択的に
書込む方法が一般的である。この場合消去は一斉
に行われる。即ち複数個のメモリに対し、消去を
無条件に一斉に行い、その後、書込時に必要なメ
モリに対してだけ選択的に書込む。
させる事、又消去とはVtをエンハンスメント方
向に移動させる事と定義すると、通常は選択的に
書込む方法が一般的である。この場合消去は一斉
に行われる。即ち複数個のメモリに対し、消去を
無条件に一斉に行い、その後、書込時に必要なメ
モリに対してだけ選択的に書込む。
第２図は、不揮発性メモリ回路の一例を示すも
のであり、不揮発性メモリ４ａ，４ｂ…の各ソー
ス電極及び基板電極はそれぞれ電位Vddに接続さ
れ、ドレイン電極はそれぞれ負荷抵抗３ａ，３ｂ
…を介して電位VSSに接続され、ゲート電極はそ
れぞれ抵抗体１ａ，１ｂ…を介して書込・消去用
電圧印加端子VMに接続されるとともに制御用ト
ランジスタ２ａ，２ｂ…の各ドレイン電極に接続
される。該トランジスタ２ａ，２ｂ…のソース電
極及び基板電極はそれぞれダイオード５ａ，５ｂ
を介して電位VSSに接続され、各ゲート電極はデ
ータ入力線D1，D2…となる。この回路の消去・
書込み手順は次の様になる。
のであり、不揮発性メモリ４ａ，４ｂ…の各ソー
ス電極及び基板電極はそれぞれ電位Vddに接続さ
れ、ドレイン電極はそれぞれ負荷抵抗３ａ，３ｂ
…を介して電位VSSに接続され、ゲート電極はそ
れぞれ抵抗体１ａ，１ｂ…を介して書込・消去用
電圧印加端子VMに接続されるとともに制御用ト
ランジスタ２ａ，２ｂ…の各ドレイン電極に接続
される。該トランジスタ２ａ，２ｂ…のソース電
極及び基板電極はそれぞれダイオード５ａ，５ｂ
を介して電位VSSに接続され、各ゲート電極はデ
ータ入力線D1，D2…となる。この回路の消去・
書込み手順は次の様になる。
先ず、端子VMを負の高電圧に引いた場合、前
記トランジスタ２ａ，２ｂ…がどの様な状態にあ
つても前記ダイオード５ａ，５ｂ…に阻止され
て、前記抵抗体１ａ，１ｂ…等にはそれぞれ電流
が流れる事がない。従つて前記メモリ４ａ，４ｂ
…の各ゲート電極には負の高電圧が印加されるた
め、該メモリ４ａ，４ｂ…は全てエンハンスメン
ト状態となる。
記トランジスタ２ａ，２ｂ…がどの様な状態にあ
つても前記ダイオード５ａ，５ｂ…に阻止され
て、前記抵抗体１ａ，１ｂ…等にはそれぞれ電流
が流れる事がない。従つて前記メモリ４ａ，４ｂ
…の各ゲート電極には負の高電圧が印加されるた
め、該メモリ４ａ，４ｂ…は全てエンハンスメン
ト状態となる。
次に前記端子VMに正の高電圧を印加した場合
には、もし前記データ入力線D1の電位がVddレ
ベルであれば、前記トランジスタ２ａはオン状態
であるから、該トランジスタ２ａと前記ダイオー
ド５ａを介して電流が流れ、前記メモリ４ａのゲ
ート電極には高電圧が印加されず、従つて該メモ
リ４ａはエンハンスメント状態のままである。
には、もし前記データ入力線D1の電位がVddレ
ベルであれば、前記トランジスタ２ａはオン状態
であるから、該トランジスタ２ａと前記ダイオー
ド５ａを介して電流が流れ、前記メモリ４ａのゲ
ート電極には高電圧が印加されず、従つて該メモ
リ４ａはエンハンスメント状態のままである。
又前記端子VMに正の高電圧を印加した時に、
例えば前記データ入力線D2の電位がVSSである
と、前記トランジスタ２ｂはオフ状態であるから
前記メモリ４ｂのゲート電極には正の高電圧が印
加され、該メモリ４ｂはデプレシヨン状態に変化
する。
例えば前記データ入力線D2の電位がVSSである
と、前記トランジスタ２ｂはオフ状態であるから
前記メモリ４ｂのゲート電極には正の高電圧が印
加され、該メモリ４ｂはデプレシヨン状態に変化
する。
上記一連の動作によつて選択書込みが行われた
第２図の不揮発性メモリ回路路について実際の電
圧値を当てはめて見るとVSSを基準としてVDDが
1.5V、書込・消去用電圧印加端子VMへの供給電
圧を±25V（書込電圧＋25V 消去電圧−25V）と
してメモリ４ａを書込、メモリ４ｂを消去状態に
したとすると、メモリ４ｂのVtは＋4V、又メモ
リ４ｂのVtは−4Vとなる。したがつてメモリ４
ａ及び４ｂのゲート電極をOVの参照電位にする
ことによつてメモリ４ａはON、メモリ４ｂは
OFF状態となるためメモリ４ａの出力端子O1に
だけVDDレベルの“１”信号が出力される。
第２図の不揮発性メモリ回路路について実際の電
圧値を当てはめて見るとVSSを基準としてVDDが
1.5V、書込・消去用電圧印加端子VMへの供給電
圧を±25V（書込電圧＋25V 消去電圧−25V）と
してメモリ４ａを書込、メモリ４ｂを消去状態に
したとすると、メモリ４ｂのVtは＋4V、又メモ
リ４ｂのVtは−4Vとなる。したがつてメモリ４
ａ及び４ｂのゲート電極をOVの参照電位にする
ことによつてメモリ４ａはON、メモリ４ｂは
OFF状態となるためメモリ４ａの出力端子O1に
だけVDDレベルの“１”信号が出力される。
以上が不揮発性メモリ回路の一般的動作であ
り、以下本発明による電子時計のブロツク図であ
る第３図により本発明の不揮発性メモリを備えた
電子時計の構成を説明する。
り、以下本発明による電子時計のブロツク図であ
る第３図により本発明の不揮発性メモリを備えた
電子時計の構成を説明する。
第３図に於いて１０は時計回路であり、１１は
基準発振回路、１２は計時信号φ0を発生する分
周回路、１３は計時信号φ0を計数して時刻情報
を発生する計時回路、１４はカレンダー情報を発
生するカレンダー回路、１５は表示選択回路、１
６は前記分周回路１２からのタイミング信号に従
つてエクスクルーシブオアゲート１７（以後
EX・ORゲートと略記する）を制御することに
より計時信号φ0の周波数を調整するための周波
数調整回路、１８は前記周波数調整回路１６に周
波数設定信号を供給する周波数設定回路であり、
該周波数設定回路路１８は、Ｕ端子及びＤ端子に
供給されるパルス信号に従つて加算及び減算を行
う可逆カウンタ構成を有し、さらにプリセツト端
子PRに供給されるプリセツト信号により入力端
子I1〜Inに並列に入力される情報信号に従つて出
力端子Q1〜Qnの条件を強制的に指定することが
出来る。１９，２０，２１は波形成形回路であ
り、周波数調整用のアツプスイツチ２２、ダウン
スイツチ２３及び時刻修正用スイツチ２４の操作
信号を入力し、加算パルスPU、減算パルスPD及
び修正パルスPCを出力する。２５はデジタル表
示装置であり、前記時計回路１０を構成する計時
回路１３及びカレンダー回路１４よりの各情報信
号及び周波数設定回路１８の設定情報を入力し、
時刻及びカレンダー情報と、周波数設定情報とを
切換表示する。２６は電源用の電池、２７は電池
２６の電圧低下を検出する電圧検出回路であり、
電池２６の端子電圧が予め定められた値以下に低
下したのを検出した時、BD端子に論理“１”の
警告信号EBDを発生する。２８は不揮発性メモリ
回路であり、不揮発性メモリ２８ａと、該不揮発
性メモリ２８ａの書込み及び消去を行うための高
電圧を発生する駆動回路２８ｂにより構成され、
前記不揮発性メモリ２８ａのデータ端子D1〜Dn
は、周波数設定回路１８の各出力端子Q1〜Qnに、
又イニシヤル端子O0はプリセツト端子PRに、さ
らに出力端子O1〜Onは、入力端子I1〜Inにそれ
ぞれ接続されている。
基準発振回路、１２は計時信号φ0を発生する分
周回路、１３は計時信号φ0を計数して時刻情報
を発生する計時回路、１４はカレンダー情報を発
生するカレンダー回路、１５は表示選択回路、１
６は前記分周回路１２からのタイミング信号に従
つてエクスクルーシブオアゲート１７（以後
EX・ORゲートと略記する）を制御することに
より計時信号φ0の周波数を調整するための周波
数調整回路、１８は前記周波数調整回路１６に周
波数設定信号を供給する周波数設定回路であり、
該周波数設定回路路１８は、Ｕ端子及びＤ端子に
供給されるパルス信号に従つて加算及び減算を行
う可逆カウンタ構成を有し、さらにプリセツト端
子PRに供給されるプリセツト信号により入力端
子I1〜Inに並列に入力される情報信号に従つて出
力端子Q1〜Qnの条件を強制的に指定することが
出来る。１９，２０，２１は波形成形回路であ
り、周波数調整用のアツプスイツチ２２、ダウン
スイツチ２３及び時刻修正用スイツチ２４の操作
信号を入力し、加算パルスPU、減算パルスPD及
び修正パルスPCを出力する。２５はデジタル表
示装置であり、前記時計回路１０を構成する計時
回路１３及びカレンダー回路１４よりの各情報信
号及び周波数設定回路１８の設定情報を入力し、
時刻及びカレンダー情報と、周波数設定情報とを
切換表示する。２６は電源用の電池、２７は電池
２６の電圧低下を検出する電圧検出回路であり、
電池２６の端子電圧が予め定められた値以下に低
下したのを検出した時、BD端子に論理“１”の
警告信号EBDを発生する。２８は不揮発性メモリ
回路であり、不揮発性メモリ２８ａと、該不揮発
性メモリ２８ａの書込み及び消去を行うための高
電圧を発生する駆動回路２８ｂにより構成され、
前記不揮発性メモリ２８ａのデータ端子D1〜Dn
は、周波数設定回路１８の各出力端子Q1〜Qnに、
又イニシヤル端子O0はプリセツト端子PRに、さ
らに出力端子O1〜Onは、入力端子I1〜Inにそれ
ぞれ接続されている。
次に上記構成を有する電子時計の動作について
説明する。
説明する。
第３図に示す分周回路１２、周波数調整回路１
６、EX・ORゲート１７、周波数設定回路１８
により構成される可変分周装置は電子時計に於い
て一般に採用されている周知の周波数調整装置で
あり、時計回路１０は基準発振器１１と前記可変
分周装置によつて精度良く周波数調整された１秒
周期の計時信号φ0を入力することによつて計時
回路１３及びカレンダー回路１４が時刻情報及び
カレンダー情報を発生し、この情報が表示選択回
路１５によつて選択されることによりデジタル表
示装置２５に通常時刻表示を行つている。
６、EX・ORゲート１７、周波数設定回路１８
により構成される可変分周装置は電子時計に於い
て一般に採用されている周知の周波数調整装置で
あり、時計回路１０は基準発振器１１と前記可変
分周装置によつて精度良く周波数調整された１秒
周期の計時信号φ0を入力することによつて計時
回路１３及びカレンダー回路１４が時刻情報及び
カレンダー情報を発生し、この情報が表示選択回
路１５によつて選択されることによりデジタル表
示装置２５に通常時刻表示を行つている。
次にこの状態より携帯者が電子時計の時間精度
が悪くなつてきたことに気付いて緩急調整を行う
場合の動作について説明する。
が悪くなつてきたことに気付いて緩急調整を行う
場合の動作について説明する。
まず図示しない緩急調整モード指定スイツチを
操作することにより緩急信定信号FCを発生し、
周波数設定回路１８を可逆動作可能状態にすると
同時に表示切換回路１５を周波数設定情報の選択
状態に切換えることによりデジタル表示装置２５
に周波数設定回路１８のＭ端子より出力される設
定情報を表示する。
操作することにより緩急信定信号FCを発生し、
周波数設定回路１８を可逆動作可能状態にすると
同時に表示切換回路１５を周波数設定情報の選択
状態に切換えることによりデジタル表示装置２５
に周波数設定回路１８のＭ端子より出力される設
定情報を表示する。
この状態に於いては周波数設定回路１８はＵ端
子に供給される加算パルスPUに従つてカウント
アツプし、又Ｄ端子に供給される減算パルスPD
に従つてカウントダウンすることにより出力端子
Q1〜Qnの出力信号を変化させる。そして、この
出力端子Q1〜Qnに接続された周波数調整回路１
６による分周比の制御により計時信号φ0を正し
い１秒周期に再調整するものであり、この場合の
再調整量はデジタル表示装置２５の表示変化によ
つて確認することが出来る。
子に供給される加算パルスPUに従つてカウント
アツプし、又Ｄ端子に供給される減算パルスPD
に従つてカウントダウンすることにより出力端子
Q1〜Qnの出力信号を変化させる。そして、この
出力端子Q1〜Qnに接続された周波数調整回路１
６による分周比の制御により計時信号φ0を正し
い１秒周期に再調整するものであり、この場合の
再調整量はデジタル表示装置２５の表示変化によ
つて確認することが出来る。
したがつて携帯者は電子時計が時間遅れの誤差
を有する場合にはアツプスイツチ２２を操作して
緩急調整を行い、その調整量はデジタル表示装置
２５にて確認し、又時間進みの誤差を有する場合
は、ダウンスイツチ２３を操作して同様に緩急調
整を行うことが出来る。そして緩急調整が終了し
たら前記緩急調整モード指定スイツチを操作して
緩急指定信号FCを解除することにより通常時刻
表示状態に復帰させる。
を有する場合にはアツプスイツチ２２を操作して
緩急調整を行い、その調整量はデジタル表示装置
２５にて確認し、又時間進みの誤差を有する場合
は、ダウンスイツチ２３を操作して同様に緩急調
整を行うことが出来る。そして緩急調整が終了し
たら前記緩急調整モード指定スイツチを操作して
緩急指定信号FCを解除することにより通常時刻
表示状態に復帰させる。
次に本発明の特徴である不揮発性メモリ回路２
８の動作を説明する。
８の動作を説明する。
電子時計の通常動作状態、すなわち電池２６の
電圧が予め定められた検出レベルよりも高い間は
電圧検出回路２７の出力端子BDは論理“０”に
保持されているため不揮発性メモリ回路２８を構
成する駆動回路２８ｂは非動作状態となつてお
り、又不揮発性メモリ２８ａは消去状態となつて
いるためプリセツト信号は出力されない。プリセ
ツト信号は出力されず、したがつて時計回路１０
に対する状態設定は行われない。
電圧が予め定められた検出レベルよりも高い間は
電圧検出回路２７の出力端子BDは論理“０”に
保持されているため不揮発性メモリ回路２８を構
成する駆動回路２８ｂは非動作状態となつてお
り、又不揮発性メモリ２８ａは消去状態となつて
いるためプリセツト信号は出力されない。プリセ
ツト信号は出力されず、したがつて時計回路１０
に対する状態設定は行われない。
この通常動作状態より電池２６が消耗すること
により端子電圧が徐々に低下し時計回路１０の動
作限界電圧値に近ずくと、電圧検出回路２７が予
め定められた検出レベルに於いて動作し、出力端
子BDに警告信号EBDを出力する。そしてこの警告
信号EBDを書込信号として書込み端子Ｗに供給さ
れた駆動回路２８Ｂは書込・消去用電圧印加端子
VMに＋25Vの書込電圧を発生し、不揮発性メモ
リ２８ａを書込状態とする。この結果不揮発性メ
モリ２８ａはデータ端子D1〜Dnに供給されてい
る周波数設定回路１８の情報を記憶する。
により端子電圧が徐々に低下し時計回路１０の動
作限界電圧値に近ずくと、電圧検出回路２７が予
め定められた検出レベルに於いて動作し、出力端
子BDに警告信号EBDを出力する。そしてこの警告
信号EBDを書込信号として書込み端子Ｗに供給さ
れた駆動回路２８Ｂは書込・消去用電圧印加端子
VMに＋25Vの書込電圧を発生し、不揮発性メモ
リ２８ａを書込状態とする。この結果不揮発性メ
モリ２８ａはデータ端子D1〜Dnに供給されてい
る周波数設定回路１８の情報を記憶する。
この状態にて電池２６の寿命が終ることにより
電子時計は、その動作を停止するが、前記不揮発
性メモリ２８ａは書込情報を記憶しつづける。
電子時計は、その動作を停止するが、前記不揮発
性メモリ２８ａは書込情報を記憶しつづける。
したがつて電池交換により新しい電池２６を取
付け時、時計回路１０が動作を再開すると同時に
周波数設定回路１８はPR端子に対して不揮発性
メモリ２８ａのO0端子よりプリセツト信号が供
給されているため、入力端子I1〜Inに供給される
不揮発性メモリ２８ａの記憶情報を再びプリセツ
トして可変分周動作を再開する。そして携帯者が
時間合わせのため、前記時刻修正用スイツチ２４
を操作すると、最初の操作信号PCが消去信号と
して不揮発性メモリ回路２８を構成する駆動回路
２８ｂの消去端子Ｅに供給されると駆動回路２８
ｂは書込・消去用電圧印加端子VMに−25Vの消
去電圧を発生し、不揮発性メモリ２８ａを消去状
態とする。この結果不揮発性メモリ２８ａの出力
端子O0及びO1〜Onはすべて論理“０”になるた
め周波数設定回路１８はプリセツト状態が解除さ
れ、再びアツプスイツチ２２及びダウンスイツチ
２３による緩急調整動作が可能となる。
付け時、時計回路１０が動作を再開すると同時に
周波数設定回路１８はPR端子に対して不揮発性
メモリ２８ａのO0端子よりプリセツト信号が供
給されているため、入力端子I1〜Inに供給される
不揮発性メモリ２８ａの記憶情報を再びプリセツ
トして可変分周動作を再開する。そして携帯者が
時間合わせのため、前記時刻修正用スイツチ２４
を操作すると、最初の操作信号PCが消去信号と
して不揮発性メモリ回路２８を構成する駆動回路
２８ｂの消去端子Ｅに供給されると駆動回路２８
ｂは書込・消去用電圧印加端子VMに−25Vの消
去電圧を発生し、不揮発性メモリ２８ａを消去状
態とする。この結果不揮発性メモリ２８ａの出力
端子O0及びO1〜Onはすべて論理“０”になるた
め周波数設定回路１８はプリセツト状態が解除さ
れ、再びアツプスイツチ２２及びダウンスイツチ
２３による緩急調整動作が可能となる。
次に第４図に示すブロツク図により第３図に示
す不揮発性メモリ回路２８の具体的構成の一例を
説明する。
す不揮発性メモリ回路２８の具体的構成の一例を
説明する。
前記駆動回路２８ｂは25Vの高電圧VDDHを発生
する昇圧回路３０、高電圧VDDHを蓄えるためのコ
ンデンサ３１、該コンデンサ３１に蓄えられた高
電圧VDDHを書込・消去用電圧印加端子VMに書込
電圧、又は消去電圧として切換出力するための６
個のスイツチ３２ａ〜３２ｆ、前記昇圧回路３０
の動作時間を制御するタイマー３３、前記スイツ
チ３２ａ〜３２ｆを制御するタイマー３４、２個
のセツトリセツト型フリツプフロツプ（以降
RS・FFと略記）３５，３６、２個のANDゲー
ト３７，３８、ORゲート３９、インバータ４
０、パルス化回路４１により構成されており、又
不揮発性メモリ２８ａは第２図と同様書込・消去
用電圧印加端子VM、グランド端子Ｇ、及び各デ
ータ端子Ｄと各出力端子Ｏを備えたＰチヤネル型
不揮発性メモリである。
する昇圧回路３０、高電圧VDDHを蓄えるためのコ
ンデンサ３１、該コンデンサ３１に蓄えられた高
電圧VDDHを書込・消去用電圧印加端子VMに書込
電圧、又は消去電圧として切換出力するための６
個のスイツチ３２ａ〜３２ｆ、前記昇圧回路３０
の動作時間を制御するタイマー３３、前記スイツ
チ３２ａ〜３２ｆを制御するタイマー３４、２個
のセツトリセツト型フリツプフロツプ（以降
RS・FFと略記）３５，３６、２個のANDゲー
ト３７，３８、ORゲート３９、インバータ４
０、パルス化回路４１により構成されており、又
不揮発性メモリ２８ａは第２図と同様書込・消去
用電圧印加端子VM、グランド端子Ｇ、及び各デ
ータ端子Ｄと各出力端子Ｏを備えたＰチヤネル型
不揮発性メモリである。
次に上記構成を有する不揮発性メモリ回路２８
の書込及び消去動作を説明する。
の書込及び消去動作を説明する。
まず消去状態にある不揮発性メモリ２８ａの書
込動作について説明すると第３図にて説明したよ
うに電圧検出回路２２から書込端子Ｗに書込信号
EBDが供給されると駆動モード記憶手段である
RS・FF３５がセツトされることにより出力Ｑが
“１”、出力が“０”となつて、ANDゲート３
７をON、ANDゲート３８をOFFにする。
込動作について説明すると第３図にて説明したよ
うに電圧検出回路２２から書込端子Ｗに書込信号
EBDが供給されると駆動モード記憶手段である
RS・FF３５がセツトされることにより出力Ｑが
“１”、出力が“０”となつて、ANDゲート３
７をON、ANDゲート３８をOFFにする。
又RS・FF３５の立上り信号はORゲート３９
を通過したのちパルス化回路４１によつてパルス
となりRS・FF３６をセツトする。この結果
RS・FF３６の出力Ｑが“１”となることによつ
て昇圧回３０が動作を開始し、発生した高電圧
VDDHをON状態にあるスイツチ３２ａ，３２ｂを
介してコンデンサー３１に充電を行うとともに、
RS・FF３６の出力端子が“０”になることに
よつてタイマー３３はリセツトが解除されクロツ
クφcの計数動作を開始する。
を通過したのちパルス化回路４１によつてパルス
となりRS・FF３６をセツトする。この結果
RS・FF３６の出力Ｑが“１”となることによつ
て昇圧回３０が動作を開始し、発生した高電圧
VDDHをON状態にあるスイツチ３２ａ，３２ｂを
介してコンデンサー３１に充電を行うとともに、
RS・FF３６の出力端子が“０”になることに
よつてタイマー３３はリセツトが解除されクロツ
クφcの計数動作を開始する。
そしてタイマー３３の定められた動作時間が経
過するとその出力端子Ｑより出力信号φtを発生
してRS・FF３６をリセツトすることにより昇圧
回路３０とタイマー３３の動作を停止させると同
時にタイマー３４をスタートさせる。
過するとその出力端子Ｑより出力信号φtを発生
してRS・FF３６をリセツトすることにより昇圧
回路３０とタイマー３３の動作を停止させると同
時にタイマー３４をスタートさせる。
前記タイマー３４はスタートから一定時間その
出力端子Ｑに“１”レベルの信号φaを発生し、
この信号φaはインバータ４０を介してスイツチ
３４ａ，３４ｂをOFFするとともに、RS・FF３
５の出力端子ＱによつてONされているANDゲ
ート３７を通過し、スイツチ３２ｃ，３２ｅを
ON状態にする。この結果コンデンサ３１に充電
された高電圧VDDHがスイツチ３２ｃ，３２ｅを介
して書込・消去用電圧印加端子VMに＋25Vの書
込電圧として供給されることによりデータ端子Ｄ
が論理“１”状態にある不揮発性メモリ２８ａを
書込状態とする。そして前記駆動回路２８ｂはタ
イマー３４の動作が終了して信号φaが消えるこ
とによりスイツチ３２ｃ，３２ｅがOFF、スイ
ツチ３２ａ，３２ｂがONに復帰し、書込・消去
動作の準備状態となる。
出力端子Ｑに“１”レベルの信号φaを発生し、
この信号φaはインバータ４０を介してスイツチ
３４ａ，３４ｂをOFFするとともに、RS・FF３
５の出力端子ＱによつてONされているANDゲ
ート３７を通過し、スイツチ３２ｃ，３２ｅを
ON状態にする。この結果コンデンサ３１に充電
された高電圧VDDHがスイツチ３２ｃ，３２ｅを介
して書込・消去用電圧印加端子VMに＋25Vの書
込電圧として供給されることによりデータ端子Ｄ
が論理“１”状態にある不揮発性メモリ２８ａを
書込状態とする。そして前記駆動回路２８ｂはタ
イマー３４の動作が終了して信号φaが消えるこ
とによりスイツチ３２ｃ，３２ｅがOFF、スイ
ツチ３２ａ，３２ｂがONに復帰し、書込・消去
動作の準備状態となる。
尚上記書込動作によつて書込状態となつた不揮
発性メモリ２８ａのＰチヤネル型不揮発性メモリ
はそのゲートを抵抗を介してOVの参照電位に保
持することによつてON状態となり、出力端子Ｏ
に“１”レベルの信号を出力する。
発性メモリ２８ａのＰチヤネル型不揮発性メモリ
はそのゲートを抵抗を介してOVの参照電位に保
持することによつてON状態となり、出力端子Ｏ
に“１”レベルの信号を出力する。
次に書込状態にある不揮発性メモリ２８ａの消
去動作について説明する。
去動作について説明する。
第３図にて説明したように波形成形回路２１よ
りの修正パルスPcが消去信号として駆動回路２
８ｂの消去端子Ｅに供給されるとRS・FF３５が
リセツトされることにより出力Ｑが“０”、出力
Ｑが“１”となりANDゲート３７がOFF、
ANDゲート３８をONにする。
りの修正パルスPcが消去信号として駆動回路２
８ｂの消去端子Ｅに供給されるとRS・FF３５が
リセツトされることにより出力Ｑが“０”、出力
Ｑが“１”となりANDゲート３７がOFF、
ANDゲート３８をONにする。
又前述の書込動作と同様にRS・FF３５の立上
り信号によつてRS・FF３６がセツトされること
により一連の昇圧動作が行なわれたのちタイマー
３４からの信号φaが出力されるが、この信号φa
はRS・FF３５の出力によつてON状態にある
ANDゲート３８を通過し、スイツチ３２ｄ，３
２ｆをON状態にする。この結果コンデンサ３１
に充電された高電圧VDDHはスイツチ３２ｄ，３２
ｆを介して端子VMに逆向に供給されることによ
り−25Vの消去電圧となつて不揮発性メモリ２８
ａを消去する。
り信号によつてRS・FF３６がセツトされること
により一連の昇圧動作が行なわれたのちタイマー
３４からの信号φaが出力されるが、この信号φa
はRS・FF３５の出力によつてON状態にある
ANDゲート３８を通過し、スイツチ３２ｄ，３
２ｆをON状態にする。この結果コンデンサ３１
に充電された高電圧VDDHはスイツチ３２ｄ，３２
ｆを介して端子VMに逆向に供給されることによ
り−25Vの消去電圧となつて不揮発性メモリ２８
ａを消去する。
尚前記タイマー３３の動作時間は昇圧回路３０
が動作することによつて発生された高電圧VDDHが
コンデンサ３１に対して十分に充電させるのに必
要な時間であり、又タイマー３４の動作時間は高
電圧VDDHによつて前記不揮発性メモリ２８ａの書
込及び消去を行うのに適した時間となつている。
が動作することによつて発生された高電圧VDDHが
コンデンサ３１に対して十分に充電させるのに必
要な時間であり、又タイマー３４の動作時間は高
電圧VDDHによつて前記不揮発性メモリ２８ａの書
込及び消去を行うのに適した時間となつている。
尚本実施例に於いては周波数調整装置として可
変分周方式の構成を示したが、これに限定される
ものではなく、発振回路に切換コンデンサを設
け、該コンデンサを周波数設定回路の情報に従つ
て切換える、いわゆる時分割発振方式による周波
数調整に於いても同様の効果を得るものであり、
さらに、周波数設定回路の設定情報も、実施例に
示す外部操作スイツチによる緩急情報のみに限定
されるものでなく、温度検出回路よりの信号を周
波数調整情報に変換する温度変換情報の場合も同
様である。
変分周方式の構成を示したが、これに限定される
ものではなく、発振回路に切換コンデンサを設
け、該コンデンサを周波数設定回路の情報に従つ
て切換える、いわゆる時分割発振方式による周波
数調整に於いても同様の効果を得るものであり、
さらに、周波数設定回路の設定情報も、実施例に
示す外部操作スイツチによる緩急情報のみに限定
されるものでなく、温度検出回路よりの信号を周
波数調整情報に変換する温度変換情報の場合も同
様である。
上記のごとく本発明によれば、電子時計の周波
数調整装置に於ける周波数設定部を書換容易なＣ
−MOS構成による周波数設定回路と、この周波
数設定回路の設定情報を一時的に記憶するための
不揮発性メモリ回路とを設けることにより、通常
の時計動作時に於いては外部操作部材等による設
定値の変更を任意に行うことが出来るとともに、
電池交換時等の周波数設定回路が動作不能になる
場合にのみ設定情報を不揮発性メモリ回路に一時
記憶させることが出来るため、設定値の書換が容
易で、かつ設定値の情報破壊をともなわない周波
数調整装置を備えた電子時計の提供が可能となつ
た。
数調整装置に於ける周波数設定部を書換容易なＣ
−MOS構成による周波数設定回路と、この周波
数設定回路の設定情報を一時的に記憶するための
不揮発性メモリ回路とを設けることにより、通常
の時計動作時に於いては外部操作部材等による設
定値の変更を任意に行うことが出来るとともに、
電池交換時等の周波数設定回路が動作不能になる
場合にのみ設定情報を不揮発性メモリ回路に一時
記憶させることが出来るため、設定値の書換が容
易で、かつ設定値の情報破壊をともなわない周波
数調整装置を備えた電子時計の提供が可能となつ
た。
又本発明は、不揮発性メモリを電池交換迄の短
時間メモリとして使用する方式であるため使用す
る不揮発性メモリに対する条件としても従来の不
揮発性メモリに要求されるノイズマージンや、経
年劣化特性に対して著しくゆるめることが可能と
なるため、書込及び消去電圧の低い不揮発性メモ
リを採用出来、小型機器への不揮発性メモリ及び
書込用電源の造込みを容易ならしめるものであ
る。
時間メモリとして使用する方式であるため使用す
る不揮発性メモリに対する条件としても従来の不
揮発性メモリに要求されるノイズマージンや、経
年劣化特性に対して著しくゆるめることが可能と
なるため、書込及び消去電圧の低い不揮発性メモ
リを採用出来、小型機器への不揮発性メモリ及び
書込用電源の造込みを容易ならしめるものであ
る。
さらに本発明のＣ−MOS構成による設定回路
や記憶回路を用いることにより任意の情報設定や
情報変更を行い、電池交換時等の動作不能時に、
前記設定情報を不揮発性メモリに一時記憶させて
情報破壊を防止するという技術思想は上記実施例
以外にも応用出来ることは自明であり、例えば常
時使用するアラームの設定時刻情報や、メロデイ
ーアラームに対して携帯者が独自に記憶させたメ
ロデイーの音符情報、さらに携帯者のイニシヤル
情報、電話番号等のメモ情報等、多くの破壊を防
止したい情報に対して有効である。
や記憶回路を用いることにより任意の情報設定や
情報変更を行い、電池交換時等の動作不能時に、
前記設定情報を不揮発性メモリに一時記憶させて
情報破壊を防止するという技術思想は上記実施例
以外にも応用出来ることは自明であり、例えば常
時使用するアラームの設定時刻情報や、メロデイ
ーアラームに対して携帯者が独自に記憶させたメ
ロデイーの音符情報、さらに携帯者のイニシヤル
情報、電話番号等のメモ情報等、多くの破壊を防
止したい情報に対して有効である。
第１図は一般的なＰチヤネル型不揮発性メモリ
の特性図、第２図は不揮発性メモリ回路の回路
図、第３図は本発明に於ける電子時計のブロツク
図、第４図は第３図に示す不揮発性メモリ回路の
具体例を示すブロツク図である。 １０……時計回路、１６……周波数調整回路、
１８……周波数設定回路、２８……不揮発性メモ
リ回路。
の特性図、第２図は不揮発性メモリ回路の回路
図、第３図は本発明に於ける電子時計のブロツク
図、第４図は第３図に示す不揮発性メモリ回路の
具体例を示すブロツク図である。 １０……時計回路、１６……周波数調整回路、
１８……周波数設定回路、２８……不揮発性メモ
リ回路。
Claims (1)
- １ 小型電池を電源とし、機能制御用の外部操作
部材と、外部より情報を設定することが可能な情
報設定回路と、該情報設定回路の設定情報を記憶
するための不揮発性メモリと、該不揮発性メモリ
を制御する駆動回路と、前記電池の電圧低下を検
出するための電圧検出回路を設け、電池電圧の低
下時に前記電圧検出回路の出力信号を書込信号と
して情報設定回路の情報を不揮発性メモリに記憶
させる小型電子機器に於いて、前記駆動回路は前
記小型電池の電圧を不揮発性メモリの制御が可能
な高電圧に昇圧する昇圧回路と前記高電圧を極性
の異なる書込電圧と消去電圧とに切換出力する切
換手段と前記昇圧回路及び切換手段の動作を制御
する駆動モード記憶手段を備え、該駆動モード記
憶手段は前記電圧検出回路の出力信号によつて前
記昇圧回路を動作させるとともに切換手段を介し
て書込電圧を出力し、かつ前記外部操作部材の操
作信号によつて前記昇圧回路を動作させるととも
に切換手段を介して消去電圧を出力することを特
徴とする小型電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081300A JPS58199494A (ja) | 1982-05-14 | 1982-05-14 | 小型電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57081300A JPS58199494A (ja) | 1982-05-14 | 1982-05-14 | 小型電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58199494A JPS58199494A (ja) | 1983-11-19 |
| JPH0345409B2 true JPH0345409B2 (ja) | 1991-07-11 |
Family
ID=13742538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57081300A Granted JPS58199494A (ja) | 1982-05-14 | 1982-05-14 | 小型電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199494A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530595B2 (ja) * | 1985-05-17 | 1996-09-04 | キヤノン株式会社 | 情報処理装置 |
| JP2577531Y2 (ja) * | 1987-11-30 | 1998-07-30 | カシオ計算機株式会社 | メモリバックアップ装置 |
| JPH0738274B2 (ja) * | 1988-12-22 | 1995-04-26 | 株式会社東芝 | 不揮発性半導体メモリシステム |
| US5212664A (en) * | 1989-04-05 | 1993-05-18 | Mitsubishi Denki Kabushiki Kaisha | Information card with dual power detection signals to memory decoder |
| CH681677B5 (fr) * | 1991-02-05 | 1993-11-15 | Complications Sa | Procédé d'initialisation du calendrier perpétuel d'un chronographe analogique à quartz et chronographe à quartz pour sa mise en oeuvre. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078135U (ja) * | 1973-11-19 | 1975-07-07 | ||
| JPS5184529A (ja) * | 1975-01-21 | 1976-07-23 | Omron Tateisi Electronics Co | |
| JPS52136512U (ja) * | 1976-04-12 | 1977-10-17 | ||
| JPS601660B2 (ja) * | 1977-10-26 | 1985-01-16 | 株式会社日立製作所 | 記憶装置の記憶内容破壊防止装置 |
-
1982
- 1982-05-14 JP JP57081300A patent/JPS58199494A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58199494A (ja) | 1983-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634953A (en) | Electronic equipment with solar cell | |
| JPH07226093A (ja) | 半導体集積回路装置 | |
| TW510076B (en) | A scaleable charge pump for use with a low voltage power supply | |
| JP2003223794A (ja) | 不揮発性半導体装置の昇圧回路 | |
| US6163225A (en) | Method and apparatus for achieving low standby power using a positive temperature correlated clock frequency | |
| JPH0345409B2 (ja) | ||
| JPH1064291A (ja) | 不揮発性半導体メモリ装置のローカルチャージポンプ回路 | |
| CN106558340B (zh) | 用于管理eeprom的写入周期的方法 | |
| GB2077004A (en) | Improvements in or relating to electronic timepieces | |
| JP2000235090A (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
| JPH0248999B2 (ja) | ||
| JPH117783A (ja) | 半導体集積回路装置 | |
| JPH0220714Y2 (ja) | ||
| US6144588A (en) | Monolithically integrated generator of a plurality of voltage values | |
| JPS61176878A (ja) | 電子時計 | |
| JPS58182575A (ja) | 電子時計 | |
| US4328570A (en) | Electronic timepiece with illumination lamp battery voltage drop compensation circuit | |
| JPH0142395B2 (ja) | ||
| JP2562395B2 (ja) | 電源回路 | |
| JPH0261020B2 (ja) | ||
| JPS5888688A (ja) | 小型電子機器の電源供給方式 | |
| JPS641755B2 (ja) | ||
| JP2792087B2 (ja) | 半導体メモリー装置 | |
| JPH0990064A (ja) | 発電機構付き電子時計 | |
| JP2578818B2 (ja) | 切換え回路 |