JPH03193277A - 直流抵抗溶接装置 - Google Patents
直流抵抗溶接装置Info
- Publication number
- JPH03193277A JPH03193277A JP33356689A JP33356689A JPH03193277A JP H03193277 A JPH03193277 A JP H03193277A JP 33356689 A JP33356689 A JP 33356689A JP 33356689 A JP33356689 A JP 33356689A JP H03193277 A JPH03193277 A JP H03193277A
- Authority
- JP
- Japan
- Prior art keywords
- welding
- drive signal
- semiconductor elements
- full
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Arc Welding Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は溶接ロボット等に用いられる直流抵抗溶接装置
に関し、殊に、フルブリッジ回路が並列接続されたイン
バータ、あるいは複数のフルブリッジ回路が直列接続さ
れたインバータのスイッチング半導体素子を夫々に時分
割駆動することにより、大電流の導出が好適に行われる
直流抵抗溶接装置に関する。
に関し、殊に、フルブリッジ回路が並列接続されたイン
バータ、あるいは複数のフルブリッジ回路が直列接続さ
れたインバータのスイッチング半導体素子を夫々に時分
割駆動することにより、大電流の導出が好適に行われる
直流抵抗溶接装置に関する。
［従来の技術］
近時、溶接ロボット等に用いられ、アルミニウム等の溶
接を行う場合に、数万アンペアの大電流の導出が可能な
直流抵抗溶接装置（インバ−タスポット直流溶接機）が
用いられている。
接を行う場合に、数万アンペアの大電流の導出が可能な
直流抵抗溶接装置（インバ−タスポット直流溶接機）が
用いられている。
このような大電流を導出する直流抵抗溶接装置はインバ
ータのスイッチング半導体素子を並列接続してベース駆
動を行う構成が知られている。
ータのスイッチング半導体素子を並列接続してベース駆
動を行う構成が知られている。
さらに、コンバータ、インバータ、溶接トランス、さら
に両波整流素子（整流器）等からなる複数のインバータ
電源が配設され、さらに、夫々の整流器の直流出力を並
列合成して大電流を得る構成が知られている。
に両波整流素子（整流器）等からなる複数のインバータ
電源が配設され、さらに、夫々の整流器の直流出力を並
列合成して大電流を得る構成が知られている。
このような直流抵抗溶接装置では、溶接ガンあるいはイ
ンバータの人出力の通電電流を検知して通電設定値との
比較制御を行う、所謂、周知のＰＷＭ制御回路等を用い
たフィードバック制御手段が設けられている。
ンバータの人出力の通電電流を検知して通電設定値との
比較制御を行う、所謂、周知のＰＷＭ制御回路等を用い
たフィードバック制御手段が設けられている。
［発明が解決しようとする課題］
しかしながら、上記の従来例の直流抵抗溶接装置におい
て、前記の例では、夫々のスイッチング半導体素子の特
性（Ｈｆｅ）並びに入出力インピーダンスを揃える必要
がある。
て、前記の例では、夫々のスイッチング半導体素子の特
性（Ｈｆｅ）並びに入出力インピーダンスを揃える必要
がある。
後記される例では、複数のインバータ電源の夫々溶接ト
ランスの二次コイル出力を低電圧に形成し、さらに整流
出力である直流を並列合成して被溶接部材に大電流を供
給している。したがって、溶接ロボット等に用いられる
際には、直流大電流による通電路（ケーブル）の通電損
失を阻止すべく、高電圧を導出するインバータと溶接ト
ランスとを離間して、インバータと溶接トランスとの間
をケーブルで接続するとともに、溶接トランスと整流器
を溶接ガンに搭載している。
ランスの二次コイル出力を低電圧に形成し、さらに整流
出力である直流を並列合成して被溶接部材に大電流を供
給している。したがって、溶接ロボット等に用いられる
際には、直流大電流による通電路（ケーブル）の通電損
失を阻止すべく、高電圧を導出するインバータと溶接ト
ランスとを離間して、インバータと溶接トランスとの間
をケーブルで接続するとともに、溶接トランスと整流器
を溶接ガンに搭載している。
この場合、インバータと溶接トランスとを夫々接続する
ケーブル、例えば、４並列動作を行うインバータ電源で
は５本乃至８本のケーブルが必要となり、さらに各溶接
トランスの特性を揃える必要がある。
ケーブル、例えば、４並列動作を行うインバータ電源で
は５本乃至８本のケーブルが必要となり、さらに各溶接
トランスの特性を揃える必要がある。
このような場合、結果的に容易に所望の大電流を得るこ
とが困難であり、また配設の自由度が得られ難い欠点を
有している。
とが困難であり、また配設の自由度が得られ難い欠点を
有している。
本発明は係る点に鑑みてなされ、その目的とするところ
は、比較的簡単な構成において、その配置の自由度が向
上し、さらに大電流の導出が効果的に可能とされる直流
抵抗溶接装置を提供することにある。
は、比較的簡単な構成において、その配置の自由度が向
上し、さらに大電流の導出が効果的に可能とされる直流
抵抗溶接装置を提供することにある。
［課題を解決するだめの手段］
前記の課題を解決するために、本発明の直流抵抗溶接装
置は、 半導体素子で構成されるフルブリッジ回路が並列接続さ
れるインバータ部と、 前記フルブリッジ回路の半導体素子をスイッチング動作
せしめるためのベース駆動信号を生成する駆動信号生成
手段と、 前記ベース駆動信号を時分割して前記フルブリッジ回路
の半導体素子に送出する駆動信号時分割送出手段と、 を備えることを特徴とする。
置は、 半導体素子で構成されるフルブリッジ回路が並列接続さ
れるインバータ部と、 前記フルブリッジ回路の半導体素子をスイッチング動作
せしめるためのベース駆動信号を生成する駆動信号生成
手段と、 前記ベース駆動信号を時分割して前記フルブリッジ回路
の半導体素子に送出する駆動信号時分割送出手段と、 を備えることを特徴とする。
さらに、半導体素子で構成される複数のフルブリッジ回
路の出力端が直列接続されるインバータ部と、 前記複数のフルブリッジ回路の半導体素子をスイッチン
グ動作せしめるためのベース駆動信号を生成する駆動信
号送出手段と、 前記ベース駆動信号を時分割して前記フルブリッジ回路
の半導体素子に送出する駆動信号時分割送出手段と、 を備えることを特徴とする。
路の出力端が直列接続されるインバータ部と、 前記複数のフルブリッジ回路の半導体素子をスイッチン
グ動作せしめるためのベース駆動信号を生成する駆動信
号送出手段と、 前記ベース駆動信号を時分割して前記フルブリッジ回路
の半導体素子に送出する駆動信号時分割送出手段と、 を備えることを特徴とする。
［作用］
上記の構成においては、並列接続されたフルブリッジ回
路の半導体素子がスイッチング動作する際のベース駆動
信号を時分割して供給される。これにより、夫々の半導
体素子の動作、例えば、ベース駆動信号を時分割せず半
導体素子がスイッチング動作する場合と比較して、その
動作負担が軽減されるものとなり、より大電流のスイッ
チング動作が行われて、大電流の通電が可能となる。
路の半導体素子がスイッチング動作する際のベース駆動
信号を時分割して供給される。これにより、夫々の半導
体素子の動作、例えば、ベース駆動信号を時分割せず半
導体素子がスイッチング動作する場合と比較して、その
動作負担が軽減されるものとなり、より大電流のスイッ
チング動作が行われて、大電流の通電が可能となる。
［実施例コ
次に、本発明に係る直流抵抗溶接装置の実施例を添付図
面を参照しながら以下詳細に説明する。
面を参照しながら以下詳細に説明する。
第１図は第１の実施例を示す構成図、第２図は第１の実
施例の動作における時間軸上の処理波形を示すタイミン
グチャート、第３図は第２の実施例を示す構成図、第４
図は第２の実施例の動作における時間軸上の処理波形を
示すタイミングチャートである。
施例の動作における時間軸上の処理波形を示すタイミン
グチャート、第３図は第２の実施例を示す構成図、第４
図は第２の実施例の動作における時間軸上の処理波形を
示すタイミングチャートである。
先ず、第１の実施例の構成を説明する（第１図参照）。
第１図に示される例は、溶接電源部１０と溶接部２０と
、駆動制御部３０と、溶接制御を行うシステムコントロ
ーラ４０で概略構成されている。
、駆動制御部３０と、溶接制御を行うシステムコントロ
ーラ４０で概略構成されている。
溶接電源部１０は、三相交流源（三相４００Ｖ）に接続
されて直流（整流電圧）を導出するコンバータ１２と、
インバータ１４とを有している。インバータ１４は図か
ら容易に理解されるように整流電圧をパルス状の高周波
（交流）に変換するフルブリッジ回路１４ａ、１４ｂが
並列接続されている。フルブリッジ回路１４ａ１１４ｂ
はスイッチング半導体素子Ｔｒａ、Ｔｒｂ、Ｔｒｃ、、
ＴｒｄとＴｒｍ、Ｔｒｎ、Ｔｒｏ。
されて直流（整流電圧）を導出するコンバータ１２と、
インバータ１４とを有している。インバータ１４は図か
ら容易に理解されるように整流電圧をパルス状の高周波
（交流）に変換するフルブリッジ回路１４ａ、１４ｂが
並列接続されている。フルブリッジ回路１４ａ１１４ｂ
はスイッチング半導体素子Ｔｒａ、Ｔｒｂ、Ｔｒｃ、、
ＴｒｄとＴｒｍ、Ｔｒｎ、Ｔｒｏ。
Ｔｒｐが配設されている。
さらに、大電流を得るべく、例えば、１０Ｖの低電圧変
換が行われる溶接トランス１６と、両波整流を行い直流
電圧Ｖｃを導出する整流器ＤａＳＤｂとを有している。
換が行われる溶接トランス１６と、両波整流を行い直流
電圧Ｖｃを導出する整流器ＤａＳＤｂとを有している。
溶接部２０は、直流電圧Ｖｃが印加される溶接ガン２１
と、この溶接ガン２１を構成する溶接電極２１ａ、２１
ｂの間に挟持される被溶接部材２２とを備えている。な
お、加圧制御手段等は省略した。
と、この溶接ガン２１を構成する溶接電極２１ａ、２１
ｂの間に挟持される被溶接部材２２とを備えている。な
お、加圧制御手段等は省略した。
駆動制御部３０は連接されたスイッチング半導体素子Ｔ
ｒａＳＴｒｍとＴｒｂ、ＴｒｎとＴｒｃ％ＴｒｏとＴｒ
ｄＳＴｒｐが増幅回路３２を介して出力端ｎＳｍ、ｐ、
ｏに接続されるフリツプフロツプ回路（Ｆ／Ｆ）等の４
分割器３４を有している。さらに４分割器３４に２分割
ＰＷＭ信号Ｓ ｂｓ Ｓ ｃを送出するバッファ、イン
バータを有した２分割器３６を有している。
ｒａＳＴｒｍとＴｒｂ、ＴｒｎとＴｒｃ％ＴｒｏとＴｒ
ｄＳＴｒｐが増幅回路３２を介して出力端ｎＳｍ、ｐ、
ｏに接続されるフリツプフロツプ回路（Ｆ／Ｆ）等の４
分割器３４を有している。さらに４分割器３４に２分割
ＰＷＭ信号Ｓ ｂｓ Ｓ ｃを送出するバッファ、イン
バータを有した２分割器３６を有している。
システムコントローラ４０は、例えば、フルクローズド
ＮＣ制御を行うＦＭＳコンピュータ等の設定手段／集中
制御装置に接続されて連動制御信号Ｃｍが入力され、さ
らに加圧制御手段、搬送手段等と連動装置との協働制御
を行う制御信号Ｃｎを送出するとともに、定電流制御等
を行うＩｌｏ、ＣＰＵ、ＲＯＭＳＲＡＭ等を備えたマイ
クロプロセッサ（ＭＰＵ）４２と、ＰＷＭ回路４４とを
有している。さらに、溶接ガン２１の通電電流を検知す
るためのトロイダルコイル等の電流検知器４８（検知手
段）とを備えている。
ＮＣ制御を行うＦＭＳコンピュータ等の設定手段／集中
制御装置に接続されて連動制御信号Ｃｍが入力され、さ
らに加圧制御手段、搬送手段等と連動装置との協働制御
を行う制御信号Ｃｎを送出するとともに、定電流制御等
を行うＩｌｏ、ＣＰＵ、ＲＯＭＳＲＡＭ等を備えたマイ
クロプロセッサ（ＭＰＵ）４２と、ＰＷＭ回路４４とを
有している。さらに、溶接ガン２１の通電電流を検知す
るためのトロイダルコイル等の電流検知器４８（検知手
段）とを備えている。
次に、上記の構成における動作を説明する（第２図参照
）。
）。
三相交流電源から供給される三相４００Ｖはコンバータ
１２で直流化された後、インバータ１４のフルブリッジ
回路１４ａ、１４ｂに供給される。さらにＭＰＵ４２に
連動制御信号Ｃｍが供給される。そして、ＰＷＭ回路４
４から第２図（ａ）に示されるＰＷＭ信号Ｓａが２分割
器３６に供給され、夫々極性が反転した第２図ら）、（
ｅ）に示されるＰＷＭ信号Ｓｂ、Ｓｃが導出される。こ
のＰＷＭ信号Ｓｂ、Ｓｃは４分割器３４の入力端ａ、ｂ
に入力される。ここでＰＷＭ信号Ｓｂ、Ｓｃが第２図（
Ｃ）、（ｄ）、（ｆ）、（印に示されるように４分割器
３４の出力端ｍ、ｎ、ｏ、ｐからＰＷＭ信号Ｓｍ、５ｎ
ＳＳｏ、Ｓｐが時分割して導出される。この時分割され
たＰＷＭ信号Ｓｍ、５ｎＳＳｏＳＳｐが連接されたスイ
ッチング半導体素子ＴｒａＳＴｒｍとＴｒｂ、Ｔｒｎと
ＴｒｃＳＴｒｏとＴｒｄ、Ｔｒｐに増幅回路３２を介し
て供給され、順次駆動される。
１２で直流化された後、インバータ１４のフルブリッジ
回路１４ａ、１４ｂに供給される。さらにＭＰＵ４２に
連動制御信号Ｃｍが供給される。そして、ＰＷＭ回路４
４から第２図（ａ）に示されるＰＷＭ信号Ｓａが２分割
器３６に供給され、夫々極性が反転した第２図ら）、（
ｅ）に示されるＰＷＭ信号Ｓｂ、Ｓｃが導出される。こ
のＰＷＭ信号Ｓｂ、Ｓｃは４分割器３４の入力端ａ、ｂ
に入力される。ここでＰＷＭ信号Ｓｂ、Ｓｃが第２図（
Ｃ）、（ｄ）、（ｆ）、（印に示されるように４分割器
３４の出力端ｍ、ｎ、ｏ、ｐからＰＷＭ信号Ｓｍ、５ｎ
ＳＳｏ、Ｓｐが時分割して導出される。この時分割され
たＰＷＭ信号Ｓｍ、５ｎＳＳｏＳＳｐが連接されたスイ
ッチング半導体素子ＴｒａＳＴｒｍとＴｒｂ、Ｔｒｎと
ＴｒｃＳＴｒｏとＴｒｄ、Ｔｒｐに増幅回路３２を介し
て供給され、順次駆動される。
これにより、第２図（社）に示されるように溶接トラン
ス１６の一次コイル、すなわち、インバータ１４の出力
端に合成される交流出力が導出される。第２図（ｉ）に
合成した交流出力Ｖａを示す。
ス１６の一次コイル、すなわち、インバータ１４の出力
端に合成される交流出力が導出される。第２図（ｉ）に
合成した交流出力Ｖａを示す。
ここで、増幅回路３２とＰＷＭ回路４４に係る回路構成
はスイッチング周波数を固定したままスイッチング半導
体素子Ｔｒａ乃至ＴｒｄとＴｒｍ乃至ＴｒｐのＯＮ１０
Ｆ Ｆ時間の比率を変更する、所謂、周波数固定パル
ス幅変調方式％式％） さらに、交流出力Ｖａが溶接トランス１６に供給されて
、二次コイルに、例えば、比較的低電圧、大電流の交流
１０Ｖに変換される。続いて、整流器Ｄａ、Ｄｂで両波
整流が行われ、直流電圧Ｖｃが導出される。この直流電
圧Ｖｃは溶接ガン２１に印加される。
はスイッチング周波数を固定したままスイッチング半導
体素子Ｔｒａ乃至ＴｒｄとＴｒｍ乃至ＴｒｐのＯＮ１０
Ｆ Ｆ時間の比率を変更する、所謂、周波数固定パル
ス幅変調方式％式％） さらに、交流出力Ｖａが溶接トランス１６に供給されて
、二次コイルに、例えば、比較的低電圧、大電流の交流
１０Ｖに変換される。続いて、整流器Ｄａ、Ｄｂで両波
整流が行われ、直流電圧Ｖｃが導出される。この直流電
圧Ｖｃは溶接ガン２１に印加される。
このようにして、時分割されたＰＷＭ信号Ｓｍ％ Ｓｎ
、３ｏＳｓｐで連接されたスイッチング半導体素子Ｔｒ
ａ、ＴｒｍとＴｒｂ、ＴｒｎとＴｒｃＳＴｒｏとＴｒｄ
ＳＴｒｐが順次駆動される。この場合、例えば、ベース
駆動信号を時分割せず半導体素子がスイッチング動作す
る場合と比較して動作負担が軽減されるものとなり、よ
り大電流のスイッチング動作が可能となり、大電流の交
流出力Ｖａが導出される。
、３ｏＳｓｐで連接されたスイッチング半導体素子Ｔｒ
ａ、ＴｒｍとＴｒｂ、ＴｒｎとＴｒｃＳＴｒｏとＴｒｄ
ＳＴｒｐが順次駆動される。この場合、例えば、ベース
駆動信号を時分割せず半導体素子がスイッチング動作す
る場合と比較して動作負担が軽減されるものとなり、よ
り大電流のスイッチング動作が可能となり、大電流の交
流出力Ｖａが導出される。
次に、第２の実施例を説明する。
先ず、構成から説明する。
第３図に示される例は、三相交流源（ＡＣ４００Ｖ）５
０に接続される交流電源部Ａ、Ｂと、溶接トランス／整
流部６０と、溶接部７０と、駆動制御部８０と、システ
ムコントローラ９０とから概略構成されている。
０に接続される交流電源部Ａ、Ｂと、溶接トランス／整
流部６０と、溶接部７０と、駆動制御部８０と、システ
ムコントローラ９０とから概略構成されている。
交流電源部Ａ、Ｂはコンバータ５２ａ、５２ｂと、イン
バータ５４ａ、５４ｂとを有している。インバータ５４
ａ、５４ｂにはフルブリッジ回路を構成するスイッチン
グ半導体素子Ｔｒｓ、Ｔｒ ｔＳＴｒｕＳＴｒｖとＴｒ
ｗ、Ｔｒｘ。
バータ５４ａ、５４ｂとを有している。インバータ５４
ａ、５４ｂにはフルブリッジ回路を構成するスイッチン
グ半導体素子Ｔｒｓ、Ｔｒ ｔＳＴｒｕＳＴｒｖとＴｒ
ｗ、Ｔｒｘ。
Ｔ ｒＶ ％ Ｔ ｒ ｚが配設されている。
溶接トランス／整流部６０は前記インバータ５４ａ、５
４ｂの出力端が並列接続されて一次コイルに接続される
溶接トランス６２と、両波整流を行い直流電圧Ｖｃを導
出する整流素子５６ａ、５６ｂとを有している。
４ｂの出力端が並列接続されて一次コイルに接続される
溶接トランス６２と、両波整流を行い直流電圧Ｖｃを導
出する整流素子５６ａ、５６ｂとを有している。
溶接部７０は直流電圧Ｖｃが印加される溶接ガン７２を
有し、さらに溶接電極？２ａ、７２ｂ間に挟持される被
溶接部材（ワーク）Ｗを備えている。なお、加圧駆動手
段等は省略する。
有し、さらに溶接電極？２ａ、７２ｂ間に挟持される被
溶接部材（ワーク）Ｗを備えている。なお、加圧駆動手
段等は省略する。
駆動制御部８０は夫々インバータ５４ａ、５４ｂのスイ
ッチング半導体素子Ｔｒｖ、ＴｒｓとＴｒｙ、Ｔ’ｒｗ
とＴｒｕ、ＴｒｔとＴｒｘ。
ッチング半導体素子Ｔｒｖ、ＴｒｓとＴｒｙ、Ｔ’ｒｗ
とＴｒｕ、ＴｒｔとＴｒｘ。
Ｔｒｚのベースが夫々連接され、ベース駆動回路８２を
介して出力端ｖ％ ３’％ ｕｚ Ｘに接続されるシフ
トレジスタ８４を有している。さらにシフトレジスタ８
４の入力端ｅ、ｄに２分割ＰＷＭ信号Ｓｅ、Ｓｄを送出
するバッファ、インバータを有した２分割器８６を有し
ている。
介して出力端ｖ％ ３’％ ｕｚ Ｘに接続されるシフ
トレジスタ８４を有している。さらにシフトレジスタ８
４の入力端ｅ、ｄに２分割ＰＷＭ信号Ｓｅ、Ｓｄを送出
するバッファ、インバータを有した２分割器８６を有し
ている。
システムコントローラ９０はＣＰＵ％Ａ／Ｄ。
ＲＡＭ、ＲＯＭ、Ｉｌｏ等を備えたマイクロプロセッサ
（ＭＰＵ）９２を有している。ここではフルクローズド
ＮＣ制御を行うＦＭＳ用のコンピュータ等の設定手段／
集中制御装置からの連動制御信号Ｃｍが供給され、さら
に連動制御信号Ｃｎを送出する、所謂、溶接シーケンス
制御等を行うものである。さらにＭＰＵ９２からインバ
ータ５４ａ、５４ｂのスイッチング周波数を設定して溶
接ガン７２に印加される直流電圧Ｖｃの変化、すなわち
、溶接エネルギーを所望の値に設定するための設定値信
号Ｃｒが供給されるＰＷＭ回路９４と、定電流制御を行
うための検知回路９６ａ、９６ｂと、検知信号導出回路
９８ａ、９８ｂとを有している。
（ＭＰＵ）９２を有している。ここではフルクローズド
ＮＣ制御を行うＦＭＳ用のコンピュータ等の設定手段／
集中制御装置からの連動制御信号Ｃｍが供給され、さら
に連動制御信号Ｃｎを送出する、所謂、溶接シーケンス
制御等を行うものである。さらにＭＰＵ９２からインバ
ータ５４ａ、５４ｂのスイッチング周波数を設定して溶
接ガン７２に印加される直流電圧Ｖｃの変化、すなわち
、溶接エネルギーを所望の値に設定するための設定値信
号Ｃｒが供給されるＰＷＭ回路９４と、定電流制御を行
うための検知回路９６ａ、９６ｂと、検知信号導出回路
９８ａ、９８ｂとを有している。
ここでは検知信号導出回路９８ａ、９８ｂ。
から導出される検知信号をもとに定電流制御（閉ループ
制御）が行われる。
制御）が行われる。
次に、上記の・構成における動作を説明する。
三相交流電源から供給される三相４００Ｖはコンバータ
５２ａ、５２ｂで直流化された後、インバータ５４ａ、
５４ｂのフルブリッジ回路に供給される。さらにＭＰＵ
９２に設定手段／集中制御装置に接続されて連動制御信
号Ｃｍが供給され、続いて、ＰＷＭ回路９４から第４図
（ａ）に示されるＰＷＭ信号Ｓｆが２分割器８６に供給
される。ここで、夫々極性が反転した第４図（ｂ）、（
ｅ）に示されるＰＷＭ信号Ｓｅ、Ｓｄが導出される。こ
のＰＷＭ信号３ｅ、Ｓｄはシフトレジスタ８４の入力端
ｅ、ｄに入力される。前記ＰＷＭ信号Ｓｅ、Ｓｄが第４
図（Ｃ）、（６）、（ｆ）、（匂に示されるようにシフ
トレジスタ８４の出力端ｖｓ Ｖｓ ｌｌ５Ｘから時分
割され、ＰＷＭ信号Ｓｖ、Ｓｙ、５ｕＳＳｘとして導出
される。この時分割されたＰＷＭ信号５ＶＳＳｙＳＳｕ
。
５２ａ、５２ｂで直流化された後、インバータ５４ａ、
５４ｂのフルブリッジ回路に供給される。さらにＭＰＵ
９２に設定手段／集中制御装置に接続されて連動制御信
号Ｃｍが供給され、続いて、ＰＷＭ回路９４から第４図
（ａ）に示されるＰＷＭ信号Ｓｆが２分割器８６に供給
される。ここで、夫々極性が反転した第４図（ｂ）、（
ｅ）に示されるＰＷＭ信号Ｓｅ、Ｓｄが導出される。こ
のＰＷＭ信号３ｅ、Ｓｄはシフトレジスタ８４の入力端
ｅ、ｄに入力される。前記ＰＷＭ信号Ｓｅ、Ｓｄが第４
図（Ｃ）、（６）、（ｆ）、（匂に示されるようにシフ
トレジスタ８４の出力端ｖｓ Ｖｓ ｌｌ５Ｘから時分
割され、ＰＷＭ信号Ｓｖ、Ｓｙ、５ｕＳＳｘとして導出
される。この時分割されたＰＷＭ信号５ＶＳＳｙＳＳｕ
。
Ｓｘが、連接されたスイッチング半導体素子ＴｒｖＳＴ
ｒ ｓとＴｒｙＮＴｒＷとＴｒｕ、ＴｒｔとＴｒｘ、Ｔ
ｒｚのベースにベース駆動回路８２を介して供給され、
順次駆動される。ここで、第４図（５）に示されるよう
に溶接トランス６２の一次コイル、すなわち、インバー
タ５４ａ１５４ｂの並列接続された出力端に合成される
交流出力が導出される。第４図（ｉ）に合成した交流出
力ｖｂを示す。
ｒ ｓとＴｒｙＮＴｒＷとＴｒｕ、ＴｒｔとＴｒｘ、Ｔ
ｒｚのベースにベース駆動回路８２を介して供給され、
順次駆動される。ここで、第４図（５）に示されるよう
に溶接トランス６２の一次コイル、すなわち、インバー
タ５４ａ１５４ｂの並列接続された出力端に合成される
交流出力が導出される。第４図（ｉ）に合成した交流出
力ｖｂを示す。
前記ベース駆動回路８２とＰＷＭ回路９４に係る回路構
成はスイッチング周波数を固定したままスイッチング半
導体素子Ｔｒｓ乃至ＴｒｖとＴｒｗ乃至Ｔｒｚの０Ｎ１
０ＦＦ時間の比率を変更する、所謂、周波数固定パルス
幅変調方式（ＰＷＭ）である。
成はスイッチング周波数を固定したままスイッチング半
導体素子Ｔｒｓ乃至ＴｒｖとＴｒｗ乃至Ｔｒｚの０Ｎ１
０ＦＦ時間の比率を変更する、所謂、周波数固定パルス
幅変調方式（ＰＷＭ）である。
ここで、交流出力ｖｂが溶接トランス６２に供給されて
、二次コイルに、例えば、比較的低電圧、大電流の交流
１０Ｖに変換される。続いて、整流朱子５６ａ、５６ｂ
で両波整流が行われ、直流電圧Ｖｃが導出される。この
直流電圧ＶＣは溶接ガン７２に印加される。
、二次コイルに、例えば、比較的低電圧、大電流の交流
１０Ｖに変換される。続いて、整流朱子５６ａ、５６ｂ
で両波整流が行われ、直流電圧Ｖｃが導出される。この
直流電圧ＶＣは溶接ガン７２に印加される。
このようにして、時分割されたＰＷＭ信号Ｓｖｓ Ｓ
ｙｓ Ｓ ｕＳＳ ｘにおいて、連接サレタスイッチン
グ半導体素子Ｔｒｖ、Ｔｒｓ（！：Ｔｒｙ。
ｙｓ Ｓ ｕＳＳ ｘにおいて、連接サレタスイッチン
グ半導体素子Ｔｒｖ、Ｔｒｓ（！：Ｔｒｙ。
ＴｒｗとＴｒｕＳＴｒｔ！：Ｔｒｘ、Ｔｒｚが順次駆動
される。この場合、例えば、ベース駆動信号を時分割せ
ず半導体素子がスイッチング動作する場合と比較して動
作負担が軽減されるものとなり、より大電流のスイッチ
ング動作が可能となり、大電流の交流出力ｖｂが導出さ
れる。
される。この場合、例えば、ベース駆動信号を時分割せ
ず半導体素子がスイッチング動作する場合と比較して動
作負担が軽減されるものとなり、より大電流のスイッチ
ング動作が可能となり、大電流の交流出力ｖｂが導出さ
れる。
なお、上記第１の実施例において、二つのフルブリッジ
回路１４ａ、１４ｂを並列接続しているが、これに限定
されない。３以上のフルブリッジ回路の並列接続におい
て、前記と同様な作用効果を得ること、さらに第２の実
施例では交流電源部ＡＳＢを配設して構成したが、３以
上の交流電源部を構成して前記同様の作用効果を得るこ
とも本発明に含まれる。
回路１４ａ、１４ｂを並列接続しているが、これに限定
されない。３以上のフルブリッジ回路の並列接続におい
て、前記と同様な作用効果を得ること、さらに第２の実
施例では交流電源部ＡＳＢを配設して構成したが、３以
上の交流電源部を構成して前記同様の作用効果を得るこ
とも本発明に含まれる。
［発明の効果］
以上のように、本発明の直流抵抗溶接装置において、下
記の効果乃至利点を有している。すなわち、複数のフル
ブリッジ回路の半導体素子が時分割したベース駆動信号
でスイッチング動作することを特徴としている。
記の効果乃至利点を有している。すなわち、複数のフル
ブリッジ回路の半導体素子が時分割したベース駆動信号
でスイッチング動作することを特徴としている。
これにより、夫々の半導体素子の動作、例えば、ベース
駆動信号を時分割せず半導体素子がスイッチング動作す
る場合と比較して動作負担が軽減されるものとなり、よ
り大電流のスイッチング動作が行われて、大電流の通電
が可能となる。加えて、インバータと溶接トランスが夫
々一つであり、ケーブルが増大せず、さらに溶接トラン
スの特性を揃える必要がないものとなる。従って、構成
が簡素化されるとともに、配置の自由度が向上する。
駆動信号を時分割せず半導体素子がスイッチング動作す
る場合と比較して動作負担が軽減されるものとなり、よ
り大電流のスイッチング動作が行われて、大電流の通電
が可能となる。加えて、インバータと溶接トランスが夫
々一つであり、ケーブルが増大せず、さらに溶接トラン
スの特性を揃える必要がないものとなる。従って、構成
が簡素化されるとともに、配置の自由度が向上する。
第１図は本発明の直流抵抗溶接装置の第１の実施例を示
す構成図、 第２図は第１図に示される第１の実施例の動作における
時間軸上の処理波形を示すタイミングチャート、 第３図は本発明の直流抵抗溶接装置の第２の実施例のを
示す構成図、 第４図は第２図に示される第２の実施例の動作における
時間軸上の処理波形を示すタイミングチャートである。 １０・・・溶接電源部 １２・・・コンバータ １４・・・インバータ １４ａ、１４ｂ・・・フルブリッジ回路１６・・・溶接
トランス ２０・・・溶接部 ２１・・・溶接ガン ２１ａ、２１ｂ・・・溶接電極 ２２・・・被溶接部材 ３０・・・駆動制御部 ３４・・・４分割器 ３６・・・２分割器 ４０・・・システムコントローラ ４２・・・マイクロプロセッサ ４８・・・電流検知器 ５２ａ、５２ｂ・・・コンバータ ５４ａ、５４ ｂ−・・インバータ ５６ａ、５６ｂ・・・整流素子 ６０・・・溶接トランス／整流部 ６２・・・溶接トランス ７０・・・溶接部 ７２・・・溶接ガン ８０・・・駆動制御部 ８４・・・シフトレジスタ ８６・・・２分割器 ９０・・・システムコントローラ ９２・・・マイクロプロセッサ（ＭＰＵ）９４・・・Ｐ
ＷＭ回路 Ａ、Ｂ・・・交流電源部 ＤａＳＤｂ・・・整流器 Ｓ ａ−３ｆ 、 Ｓｍ−３ｐ・・・ＰＷＭ信号ｍＳｎ
、ｏ、ｐ・・・出力端 Ｔｒａ、Ｔｒｂ、Ｔｒｓ 〜Ｔｒｚ ・・・スイッチング半導体素子 Ｖａ、Ｖｂ・・・交流出力 Ｖｃ・・・直流電圧
す構成図、 第２図は第１図に示される第１の実施例の動作における
時間軸上の処理波形を示すタイミングチャート、 第３図は本発明の直流抵抗溶接装置の第２の実施例のを
示す構成図、 第４図は第２図に示される第２の実施例の動作における
時間軸上の処理波形を示すタイミングチャートである。 １０・・・溶接電源部 １２・・・コンバータ １４・・・インバータ １４ａ、１４ｂ・・・フルブリッジ回路１６・・・溶接
トランス ２０・・・溶接部 ２１・・・溶接ガン ２１ａ、２１ｂ・・・溶接電極 ２２・・・被溶接部材 ３０・・・駆動制御部 ３４・・・４分割器 ３６・・・２分割器 ４０・・・システムコントローラ ４２・・・マイクロプロセッサ ４８・・・電流検知器 ５２ａ、５２ｂ・・・コンバータ ５４ａ、５４ ｂ−・・インバータ ５６ａ、５６ｂ・・・整流素子 ６０・・・溶接トランス／整流部 ６２・・・溶接トランス ７０・・・溶接部 ７２・・・溶接ガン ８０・・・駆動制御部 ８４・・・シフトレジスタ ８６・・・２分割器 ９０・・・システムコントローラ ９２・・・マイクロプロセッサ（ＭＰＵ）９４・・・Ｐ
ＷＭ回路 Ａ、Ｂ・・・交流電源部 ＤａＳＤｂ・・・整流器 Ｓ ａ−３ｆ 、 Ｓｍ−３ｐ・・・ＰＷＭ信号ｍＳｎ
、ｏ、ｐ・・・出力端 Ｔｒａ、Ｔｒｂ、Ｔｒｓ 〜Ｔｒｚ ・・・スイッチング半導体素子 Ｖａ、Ｖｂ・・・交流出力 Ｖｃ・・・直流電圧
Claims (2)
- （１）半導体素子で構成されるフルブリッジ回路が並列
接続されるインバータ部と、 前記フルブリッジ回路の半導体素子をスイッチング動作
せしめるためのベース駆動信号を生成する駆動信号生成
手段と、 前記ベース駆動信号を時分割して前記フルブリッジ回路
の半導体素子に送出する駆動信号時分割送出手段と、 を備えることを特徴とする直流抵抗溶接装置。 - （２）半導体素子で構成される複数のフルブリッジ回路
の出力端が直列接続されるインバータ部と、 前記複数のフルブリッジ回路の半導体素子をスイッチン
グ動作せしめるためのベース駆動信号を生成する駆動信
号送出手段と、 前記ベース駆動信号を時分割して前記フルブリッジ回路
の半導体素子に送出する駆動信号時分割送出手段と、 を備えることを特徴とする直流抵抗溶接装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333566A JPH0780060B2 (ja) | 1989-12-21 | 1989-12-21 | 直流抵抗溶接装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333566A JPH0780060B2 (ja) | 1989-12-21 | 1989-12-21 | 直流抵抗溶接装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03193277A true JPH03193277A (ja) | 1991-08-23 |
| JPH0780060B2 JPH0780060B2 (ja) | 1995-08-30 |
Family
ID=18267481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333566A Expired - Fee Related JPH0780060B2 (ja) | 1989-12-21 | 1989-12-21 | 直流抵抗溶接装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0780060B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
| JPS62148091A (ja) * | 1985-12-23 | 1987-07-02 | Toshiba Corp | 抵抗溶接機の制御装置 |
-
1989
- 1989-12-21 JP JP1333566A patent/JPH0780060B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
| JPS62148091A (ja) * | 1985-12-23 | 1987-07-02 | Toshiba Corp | 抵抗溶接機の制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0780060B2 (ja) | 1995-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3537754B2 (ja) | 複数の電源を有する電気アーク溶接機 | |
| US6023037A (en) | Electric ARC welder and plasma cutter | |
| US6940040B2 (en) | Electric arc welding system | |
| ITRM990155A1 (it) | Alimentatore elettrico a doppio stadio per saldatura ad arco. | |
| US5786558A (en) | Method and apparatus for controlling inverter resistance welding | |
| EP0315336B1 (en) | Control circuits for radiographic tubes | |
| KR920002396A (ko) | 전기 기차용 파워콘버터 장치 | |
| US7599197B2 (en) | Power supply apparatus | |
| JP2005295640A (ja) | Ｐｗｍサイクロコンバータの制御方法および制御装置 | |
| US4935860A (en) | PWM inverter circuit having modulated DC link input | |
| US5760372A (en) | Arc welder | |
| JPH03193277A (ja) | 直流抵抗溶接装置 | |
| US5942134A (en) | Frequency-changing welding arrangement | |
| EP1024574A3 (de) | Verfahren zum Zuschalten eines Transformators an ein Wechselspannungsnetz und Schaltungsanordnung zur Durchführung des Verfahrens | |
| Fischer et al. | Investigation on carrier signals to minimize the overall current ripple of an interleaved-switched inverter | |
| JPH077944A (ja) | 電力変換装置の制御方法 | |
| EP0590648A2 (en) | Method of controlling power regenerative equipment | |
| JPH03189079A (ja) | 直流抵抗溶接装置 | |
| US20220123668A1 (en) | Power conversion device | |
| JPH1132485A (ja) | サイリスタ整流器の制御装置 | |
| JP2747338B2 (ja) | ワイヤ通電式ティグ溶接装置 | |
| JPH03189080A (ja) | 直流抵抗溶接装置 | |
| JPH0768385A (ja) | プラズマアーク電源装置 | |
| JPH01234054A (ja) | スイッチング電源装置 | |
| SU1095326A2 (ru) | Датчик тока @ -фазного управл емого выпр мител |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |