JPH0780060B2 - 直流抵抗溶接装置 - Google Patents
直流抵抗溶接装置Info
- Publication number
- JPH0780060B2 JPH0780060B2 JP1333566A JP33356689A JPH0780060B2 JP H0780060 B2 JPH0780060 B2 JP H0780060B2 JP 1333566 A JP1333566 A JP 1333566A JP 33356689 A JP33356689 A JP 33356689A JP H0780060 B2 JPH0780060 B2 JP H0780060B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- welding
- parallel
- current
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は溶接ロボット等に用いられる直流抵抗溶接装置
に関し、殊に、並列接続されたトランジスタを有するイ
ンバータ、あるいはフルブリッジ駆動型に接続されたイ
ンバータが並列接続されたインバータのスイッチング半
導体素子を夫々に時分割駆動することにより、大電流の
導出が好適に行われる直流抵抗溶接装置に関する。
に関し、殊に、並列接続されたトランジスタを有するイ
ンバータ、あるいはフルブリッジ駆動型に接続されたイ
ンバータが並列接続されたインバータのスイッチング半
導体素子を夫々に時分割駆動することにより、大電流の
導出が好適に行われる直流抵抗溶接装置に関する。
［従来の技術］ 近時、溶接ロボット等に用いられ、アルミニウム等の溶
接を行う場合に、数万アンペアの大電流の導出が可能な
直流抵抗溶接装置（インバータスポット直流溶接機）が
用いられている。
接を行う場合に、数万アンペアの大電流の導出が可能な
直流抵抗溶接装置（インバータスポット直流溶接機）が
用いられている。
このような大電流を導出する直流抵抗溶接装置はインバ
ータのスイッチング半導体素子を並列接続してベース駆
動を行う構成が知られている。
ータのスイッチング半導体素子を並列接続してベース駆
動を行う構成が知られている。
さらに、本出願人は、コンバータ、インバータ、溶接ト
ランス、さらに両波整流素子（整流器）等からなる複数
のインバータ電源が配設され、さらに、夫々の整流器の
直流出力を並列合成して大電流を得る構成の直流抵抗溶
接装置を出願している（特願昭63-290949号）。
ランス、さらに両波整流素子（整流器）等からなる複数
のインバータ電源が配設され、さらに、夫々の整流器の
直流出力を並列合成して大電流を得る構成の直流抵抗溶
接装置を出願している（特願昭63-290949号）。
このような直流抵抗溶接装置では、溶接ガンあるいはイ
ンバータの入出力の通電電流を検知して通電設定値との
比較制御を行う、所謂、周知のPWM制御回路等を用いた
フィードバック制御手段が設けられている。
ンバータの入出力の通電電流を検知して通電設定値との
比較制御を行う、所謂、周知のPWM制御回路等を用いた
フィードバック制御手段が設けられている。
［発明が解決しようとする課題］ しかしながら、上記の従来例の直流抵抗溶接装置におい
て、前記の例では、夫々のスイッチング半導体素子の特
性（Hfe）並びに入出力インピーダンスを揃える必要が
ある。
て、前記の例では、夫々のスイッチング半導体素子の特
性（Hfe）並びに入出力インピーダンスを揃える必要が
ある。
後記される例では、複数のインバータ電源の夫々溶接ト
ランスの二次コイル出力を低電圧に形成し、さらに整流
出力である直流を並列合成して被溶接部材に大電流を供
給している。したがって、溶接ロボット等に用いられる
際には、直流大電流による通電路（ケーブル）の通電損
失を阻止すべく、高電圧を導出するインバータと溶接ト
ランスとを離間して、インバータと溶接トランスとの間
をケーブルで接続するとともに、溶接トランスと整流器
を溶接ガンに搭載している。
ランスの二次コイル出力を低電圧に形成し、さらに整流
出力である直流を並列合成して被溶接部材に大電流を供
給している。したがって、溶接ロボット等に用いられる
際には、直流大電流による通電路（ケーブル）の通電損
失を阻止すべく、高電圧を導出するインバータと溶接ト
ランスとを離間して、インバータと溶接トランスとの間
をケーブルで接続するとともに、溶接トランスと整流器
を溶接ガンに搭載している。
この場合、インバータと溶接トランスとを夫々接続する
ケーブル、例えば、４並列動作を行うインバータ電源で
は５本乃至８本のケーブルが必要となり、さらに各溶接
トランスの特性を揃える必要がある。
ケーブル、例えば、４並列動作を行うインバータ電源で
は５本乃至８本のケーブルが必要となり、さらに各溶接
トランスの特性を揃える必要がある。
このような場合、結果的に容易に所望の大電流を得るこ
とが困難であり、また配設の自由度が得られ難い欠点を
有している。
とが困難であり、また配設の自由度が得られ難い欠点を
有している。
本発明は係る点に鑑みてなされ、その目的とすることろ
は、比較的簡単な構成において、その配置の自由度が向
上し、さらに大電流の導出が効果的に可能とされる直流
抵抗溶接装置を提供することにある。
は、比較的簡単な構成において、その配置の自由度が向
上し、さらに大電流の導出が効果的に可能とされる直流
抵抗溶接装置を提供することにある。
［課題を解決するための手段］ 本発明は、例えば、第１図に示すように、 パルス幅変調制御により直流入力を交流出力（Va）に変
換するインバータ部（14）から溶接トランス（16）の一
次コイルに前記交流出力を供給し、二次コイルの整流出
力（Vc）を被溶接物（22）に供給する直流抵抗溶接装置
において、 前記インバータ部は、駆動端子を除いて並列接続された
電流流し出し用半導体素子（Trm、Trn）と駆動端子を除
いて並列接続された電流引き込み用半導体素子（Tro、T
rp）とを直列接続したもの（14b）が、前記直流入力間
に複数箇（14b、14a）並列に配され、 前記電流流し出し用半導体素子の駆動端子のそれぞれを
時分割で順次駆動するとともに、これに対応して前記電
流引き込み用半導体素子の駆動端子のそれぞれを時分割
で順次駆動することを特徴とする。
換するインバータ部（14）から溶接トランス（16）の一
次コイルに前記交流出力を供給し、二次コイルの整流出
力（Vc）を被溶接物（22）に供給する直流抵抗溶接装置
において、 前記インバータ部は、駆動端子を除いて並列接続された
電流流し出し用半導体素子（Trm、Trn）と駆動端子を除
いて並列接続された電流引き込み用半導体素子（Tro、T
rp）とを直列接続したもの（14b）が、前記直流入力間
に複数箇（14b、14a）並列に配され、 前記電流流し出し用半導体素子の駆動端子のそれぞれを
時分割で順次駆動するとともに、これに対応して前記電
流引き込み用半導体素子の駆動端子のそれぞれを時分割
で順次駆動することを特徴とする。
また、本発明は、例えば、第３図に示すように、 パルス幅変調制御により直流入力を交流出力（Vb）に変
換するインバータ部から溶接トランス（62）の一次コイ
ルに前記交流出力を供給し、二次コイルの整流出力（V
c）を被溶接物（Ｗ）に供給する直流抵抗溶接装置にお
いて、 前記インバータ部は、４個の半導体素子（Trv、Trs、Tr
u、Trt）がフルブリッジ駆動型に接続されたインバータ
（54a）が複数箇（54a、54b）並列に配され、 前記各インバータを構成する半導体素子を時分割で順次
駆動することを特徴とする。
換するインバータ部から溶接トランス（62）の一次コイ
ルに前記交流出力を供給し、二次コイルの整流出力（V
c）を被溶接物（Ｗ）に供給する直流抵抗溶接装置にお
いて、 前記インバータ部は、４個の半導体素子（Trv、Trs、Tr
u、Trt）がフルブリッジ駆動型に接続されたインバータ
（54a）が複数箇（54a、54b）並列に配され、 前記各インバータを構成する半導体素子を時分割で順次
駆動することを特徴とする。
［作用］ 本発明によれば、駆動端子を除いて並列接続された電流
流し出し用半導体素子（Trm、Trn）と駆動端子を除いて
並列接続された電流引き込み用半導体素子（Tro、Trp）
とを直列接続したもの（14b）が、直流入力間に複数箇
（14b、14a）並列に配されたインバータ部（14）中の、
前記電流流し出し用半導体素子の駆動端子のそれぞれが
時分割で順次駆動されるとともに、これに対応して前記
電流引き込み用半導体素子の駆動端子のそれぞれを時分
割で順次駆動される。
流し出し用半導体素子（Trm、Trn）と駆動端子を除いて
並列接続された電流引き込み用半導体素子（Tro、Trp）
とを直列接続したもの（14b）が、直流入力間に複数箇
（14b、14a）並列に配されたインバータ部（14）中の、
前記電流流し出し用半導体素子の駆動端子のそれぞれが
時分割で順次駆動されるとともに、これに対応して前記
電流引き込み用半導体素子の駆動端子のそれぞれを時分
割で順次駆動される。
また、本発明によれば、４箇の半導体素子（Trv、Trs、
Tru、Trt）がフルブリッジ駆動型に接続されたインバー
タ（54a）が複数箇（54a、54b）並列に配されたインバ
ータ部を構成する各インバータ中の半導体素子が時分割
で順次駆動される。
Tru、Trt）がフルブリッジ駆動型に接続されたインバー
タ（54a）が複数箇（54a、54b）並列に配されたインバ
ータ部を構成する各インバータ中の半導体素子が時分割
で順次駆動される。
このため、本発明によれば、半導体素子を並列に同時駆
動しないでも、大電流を取り出すことができ、かつ並列
同時駆動しないので半導体素子の特性を合わせる必要が
ない。さらに、溶接トランスとインバータ部との配線を
２本にすることができる。
動しないでも、大電流を取り出すことができ、かつ並列
同時駆動しないので半導体素子の特性を合わせる必要が
ない。さらに、溶接トランスとインバータ部との配線を
２本にすることができる。
［実施例］ 次に、本発明に係る直流抵抗溶接装置の実施例を添付図
面を参照しながら以下詳細に説明する。
面を参照しながら以下詳細に説明する。
第１図は第１の実施例を示す構成図、第２図は第１の実
施例の動作における時間軸上の処理波形を示すタイミン
グチャート、第３図は第２の実施例を示す構成図、第４
図は第２の実施例の動作における時間軸上の処理波形を
示すタイミングチャートである。
施例の動作における時間軸上の処理波形を示すタイミン
グチャート、第３図は第２の実施例を示す構成図、第４
図は第２の実施例の動作における時間軸上の処理波形を
示すタイミングチャートである。
先ず、第１の実施例の構成を説明する（第１図参照）。
第１図に示される例は、溶接電源部10と溶接部20と、駆
動制御部30と、溶接制御を行うシステムコントローラ40
で概略構成されている。
動制御部30と、溶接制御を行うシステムコントローラ40
で概略構成されている。
溶接電源部10は、三相交流源（三相400V）に接続されて
直流（整流電圧）を導出するコンバータ12と、インバー
タ14とを有している。インバータ14は図から容易に理解
されるように整流電圧をパルス状の高周波（交流）に変
換するフルブリッジ回路14a、14bが並列接続されてい
る。フルブリッジ回路14a、14bはスイッチング半導体素
子Tra、Trb、Trc、TrdとTrm、Trn、Tro、Trpが配設され
ている。
直流（整流電圧）を導出するコンバータ12と、インバー
タ14とを有している。インバータ14は図から容易に理解
されるように整流電圧をパルス状の高周波（交流）に変
換するフルブリッジ回路14a、14bが並列接続されてい
る。フルブリッジ回路14a、14bはスイッチング半導体素
子Tra、Trb、Trc、TrdとTrm、Trn、Tro、Trpが配設され
ている。
さらに、大電流を得るべく、例えば、10Vの低電圧変換
が行われる溶接トランス16と、両波整流を行い直流電圧
Vcを導出する整流器Da、Dbとを有している。
が行われる溶接トランス16と、両波整流を行い直流電圧
Vcを導出する整流器Da、Dbとを有している。
溶接部20は、直流電圧Vcが印加される溶接ガン21と、こ
の溶接ガン21を構成する溶接電極21a、21bの間に挟持さ
れる被溶接部材22とを備えている。なお、加圧制御手段
等は省略した。
の溶接ガン21を構成する溶接電極21a、21bの間に挟持さ
れる被溶接部材22とを備えている。なお、加圧制御手段
等は省略した。
駆動制御部30は連接されたスイッチング半導体素子Tr
a、TrmとTrb、TrnとTrc、TroとTrd、Trpが増幅回路32を
介して出力端ｎ、ｍ、ｐ、ｏに接続されるフリップフロ
ップ回路（F/F）等の４分割器34を有している。さらに
４分割器34に２分割PWM信号Sb、Scを送出するバッフ
ァ、インバータを有した２分割器36を有している。
a、TrmとTrb、TrnとTrc、TroとTrd、Trpが増幅回路32を
介して出力端ｎ、ｍ、ｐ、ｏに接続されるフリップフロ
ップ回路（F/F）等の４分割器34を有している。さらに
４分割器34に２分割PWM信号Sb、Scを送出するバッフ
ァ、インバータを有した２分割器36を有している。
システムコントローラ40は、例えば、フルクローズドNC
制御を行うFMSコンピュータ等の設定手段／集中制御装
置に接続されて連動制御信号Cmが入力され、さらに加圧
制御手段、搬送手段等と連動装置との協働制御を行う制
御信号Cnを送出するとともに、定電流制御等を行うI/
O、CPU、ROM、RAM等を備えたマイクロプロセッサ（MP
U）42と、PWM回路44とを有している。さらに溶接ガン21
の通電電流を検知するためのトロイダルコイル等の電流
検知器46（検知手段）とを備えている。
制御を行うFMSコンピュータ等の設定手段／集中制御装
置に接続されて連動制御信号Cmが入力され、さらに加圧
制御手段、搬送手段等と連動装置との協働制御を行う制
御信号Cnを送出するとともに、定電流制御等を行うI/
O、CPU、ROM、RAM等を備えたマイクロプロセッサ（MP
U）42と、PWM回路44とを有している。さらに溶接ガン21
の通電電流を検知するためのトロイダルコイル等の電流
検知器46（検知手段）とを備えている。
次に、上記の構成における動作を説明する（第２図参
照）。
照）。
三相交流電源から供給される三相400Vはコンバータ12で
直流化された後、インバータ14のフルブリッジ回路14
a、14bに供給される。さらにMPU42に連動制御信号Cmが
供給される。そして、PWM回路44から第２図（ａ）に示
されるPWM信号Saが２分割器36に供給され、夫々極性が
反転した第２図（ｂ）、（ｅ）に示されるPWM信号Sb、S
cが導出される。このPWM信号Sb、Scは４分割器34の入力
端ａ、ｂに入力される。ここでPWM信号Sb、Scが第２図
（ｃ）、（ｄ）、（ｆ）、（ｇ）に示されるように４分
割器34の出力端ｍ、ｎ、ｏ、ｐからPWM信号Sm、Sn、S
o、Spが時分割して算出される。この時分割されたPWM信
号Sm、Sn、So、Spが連接されたスイッチング半導体素子
Tra、TrmとTrb、TrnとTrc、TroとTrd、Trpに増幅回路32
を介して供給され、順次駆動される。これにより、第２
図（ｈ）に示されるように溶接トランス16の一次コイ
ル、すなわち、インバータ14の出力端に合成される交流
出力が導出される。第２図（ｉ）に合成した交流出力Va
を示す。
直流化された後、インバータ14のフルブリッジ回路14
a、14bに供給される。さらにMPU42に連動制御信号Cmが
供給される。そして、PWM回路44から第２図（ａ）に示
されるPWM信号Saが２分割器36に供給され、夫々極性が
反転した第２図（ｂ）、（ｅ）に示されるPWM信号Sb、S
cが導出される。このPWM信号Sb、Scは４分割器34の入力
端ａ、ｂに入力される。ここでPWM信号Sb、Scが第２図
（ｃ）、（ｄ）、（ｆ）、（ｇ）に示されるように４分
割器34の出力端ｍ、ｎ、ｏ、ｐからPWM信号Sm、Sn、S
o、Spが時分割して算出される。この時分割されたPWM信
号Sm、Sn、So、Spが連接されたスイッチング半導体素子
Tra、TrmとTrb、TrnとTrc、TroとTrd、Trpに増幅回路32
を介して供給され、順次駆動される。これにより、第２
図（ｈ）に示されるように溶接トランス16の一次コイ
ル、すなわち、インバータ14の出力端に合成される交流
出力が導出される。第２図（ｉ）に合成した交流出力Va
を示す。
ここで、増幅回路32とPWM回路44に係る回路構成はスイ
ッチング周波数を固定したままスイッチング半導体素子
Tra乃至TrdとTrm乃至TrpのON/OFF時間の比率を変更す
る、所謂、周波数固定パルス幅変調方式（PWM）であ
る。
ッチング周波数を固定したままスイッチング半導体素子
Tra乃至TrdとTrm乃至TrpのON/OFF時間の比率を変更す
る、所謂、周波数固定パルス幅変調方式（PWM）であ
る。
さらに、交流出力Vaが溶接トランス16に供給されて、二
次コイルに、例えば、比較的低電圧、大電流の交流10V
に変換される。続いて、整流器Da、Dbで両波整流が行わ
れ、直流電圧Vcが導出される。この直流電圧Vcは溶接ガ
ン21に印加される。
次コイルに、例えば、比較的低電圧、大電流の交流10V
に変換される。続いて、整流器Da、Dbで両波整流が行わ
れ、直流電圧Vcが導出される。この直流電圧Vcは溶接ガ
ン21に印加される。
このようにして、時分割されたPWM信号Sm、Sn、So、Sp
で連接されたスイッチング半導体素子Tra、TrmとTrb、T
rnとTrc、TroとTrd、Trpが順次駆動される。この場合、
例えば、ベース駆動信号を時分割せず半導体素子がスイ
ッチング動作する場合と比較してスイッチング半導体素
子の導通時間が短くなって動作負担が軽減されるものと
なり、より大電流のスイッチング動作が可能となり、大
電流の交流出力Vaが導出される。
で連接されたスイッチング半導体素子Tra、TrmとTrb、T
rnとTrc、TroとTrd、Trpが順次駆動される。この場合、
例えば、ベース駆動信号を時分割せず半導体素子がスイ
ッチング動作する場合と比較してスイッチング半導体素
子の導通時間が短くなって動作負担が軽減されるものと
なり、より大電流のスイッチング動作が可能となり、大
電流の交流出力Vaが導出される。
次に、第２の実施例を説明する。
先ず、構成から説明する。
第３図に示される例は、三相交流源（AC400V）50に接続
される交流電源部Ａ、Ｂ、と溶接トランス／整流部60
と、溶接部70と、駆動制御部80と、システムコントロー
ラ90とから概略構成されている。
される交流電源部Ａ、Ｂ、と溶接トランス／整流部60
と、溶接部70と、駆動制御部80と、システムコントロー
ラ90とから概略構成されている。
交流電源部Ａ、Ｂはコンバータ52a、52bと、インバータ
54a、54bとを有している。インバータ54a、54bにはフル
ブリッジ回路を構成するスイッチング半導体素子Trs、T
rt、Tru、TrvとTrw、Trx、Try、Trzが配設されている。
54a、54bとを有している。インバータ54a、54bにはフル
ブリッジ回路を構成するスイッチング半導体素子Trs、T
rt、Tru、TrvとTrw、Trx、Try、Trzが配設されている。
溶接トランス／整流部60は前記インバータ54a、54bの出
力端が並列接続されて一次コイルに接続される溶接トラ
ンス62と、両波整流を行い直流電圧Vcを導出する整流素
子56a、56bとを有している。
力端が並列接続されて一次コイルに接続される溶接トラ
ンス62と、両波整流を行い直流電圧Vcを導出する整流素
子56a、56bとを有している。
溶接部70は直流電圧Vcが印加される溶接ガン72を有し、
さらに溶接電極72a、72b間に挟持される被溶接部材（ワ
ーク）Ｗを備えている。なお、加圧駆動手段等は省略す
る。
さらに溶接電極72a、72b間に挟持される被溶接部材（ワ
ーク）Ｗを備えている。なお、加圧駆動手段等は省略す
る。
駆動制御部80は夫々インバータ54a、54bのスイッチング
半導体素子Trv、TrsとTry、TrwとTru、TrtとTrx、Trzの
ベースが夫々連接され、ベース駆動回路82を介して出力
端ｖ、ｙ、ｕ、ｘに接続されるシフトレジスタ84を有し
ている。さらにシフトレジスタ84の入力端ｅ、ｄに２分
割PWM信号Se、Sdを送出するバッファ、インバータを有
した２分割器86を有している。
半導体素子Trv、TrsとTry、TrwとTru、TrtとTrx、Trzの
ベースが夫々連接され、ベース駆動回路82を介して出力
端ｖ、ｙ、ｕ、ｘに接続されるシフトレジスタ84を有し
ている。さらにシフトレジスタ84の入力端ｅ、ｄに２分
割PWM信号Se、Sdを送出するバッファ、インバータを有
した２分割器86を有している。
システムコントローラ90はCPU、A/D、RAM、ROM、I/O等
を備えたマイクロプロセッサ（MPU）92を有している。
ここではフルクローズドNC制御を行うFMS用のコンピュ
ータ等の設定手段／集中制御装置からの連動制御信号Cm
が供給され、さらに連動制御信号Cnを送出する、所謂、
溶接シーケンス制御等を行うものである。さらにMPU92
からインバータ54a、54bのスイッチング周波数を設定し
て溶接ガン72に印加される直流電圧Vcの変化、すなわ
ち、溶接エネルギーを所望の値に設定するための設定値
信号Crが供給されるPWM回路94と、定電流制御を行うた
めの検知回路96a、96bと、検知信号導出回路98a、98bと
を有している。
を備えたマイクロプロセッサ（MPU）92を有している。
ここではフルクローズドNC制御を行うFMS用のコンピュ
ータ等の設定手段／集中制御装置からの連動制御信号Cm
が供給され、さらに連動制御信号Cnを送出する、所謂、
溶接シーケンス制御等を行うものである。さらにMPU92
からインバータ54a、54bのスイッチング周波数を設定し
て溶接ガン72に印加される直流電圧Vcの変化、すなわ
ち、溶接エネルギーを所望の値に設定するための設定値
信号Crが供給されるPWM回路94と、定電流制御を行うた
めの検知回路96a、96bと、検知信号導出回路98a、98bと
を有している。
ここでは検知信号導出回路98a、98b、から導出される検
知信号をもとに定電流制御（閉ループ制御）が行われ
る。
知信号をもとに定電流制御（閉ループ制御）が行われ
る。
次に、上記の構成における動作を説明する。
三相交流電源から供給される三相400Vはコンバータ52
a、52bで直流化された後、インバータ54a、54bのフルブ
リッジ回路に供給される。さらにMPU92に設定手段／集
中制御装置に接続されて連動制御信号Cmが供給され、続
いて、PWM回路94から第４図（ａ）に示されるPWM信号Sf
が２分割器86に供給される。ここで、夫々極性が反転し
た第４図（ｂ）、（ｅ）に示されるPWM信号Se、Sdが導
出される。このPWM信号Se、Sdはシフトレジスタ84の入
力端ｅ、ｄに入力される。前記PWM信号Se、Sdが第４図
（ｃ）、（ｄ）、（ｆ）、（ｇ）に示されるようにシフ
トレジスタ84の出力端ｖ、ｙ、ｕ、ｘから時分割され、
PWM信号Sv、Sy、Su、Sxとして導出される。この時分割
されたPWM信号Sv、Sy、Su、Sxが、連接されたスイッチ
ング半導体素子Trv、TrsとTry、TrwとTru、TrtとTrx、T
rzのベースにベース駆動回路82を介して供給され、順次
駆動される。ここで、第４図（ｈ）に示されるように溶
接トランス62の一次コイル、すなわち、インバータ54
a、54bの並列接続された出力端に合成される交流出力が
導出される。第４図（ｉ）に合成した交流出力Vbを示
す。
a、52bで直流化された後、インバータ54a、54bのフルブ
リッジ回路に供給される。さらにMPU92に設定手段／集
中制御装置に接続されて連動制御信号Cmが供給され、続
いて、PWM回路94から第４図（ａ）に示されるPWM信号Sf
が２分割器86に供給される。ここで、夫々極性が反転し
た第４図（ｂ）、（ｅ）に示されるPWM信号Se、Sdが導
出される。このPWM信号Se、Sdはシフトレジスタ84の入
力端ｅ、ｄに入力される。前記PWM信号Se、Sdが第４図
（ｃ）、（ｄ）、（ｆ）、（ｇ）に示されるようにシフ
トレジスタ84の出力端ｖ、ｙ、ｕ、ｘから時分割され、
PWM信号Sv、Sy、Su、Sxとして導出される。この時分割
されたPWM信号Sv、Sy、Su、Sxが、連接されたスイッチ
ング半導体素子Trv、TrsとTry、TrwとTru、TrtとTrx、T
rzのベースにベース駆動回路82を介して供給され、順次
駆動される。ここで、第４図（ｈ）に示されるように溶
接トランス62の一次コイル、すなわち、インバータ54
a、54bの並列接続された出力端に合成される交流出力が
導出される。第４図（ｉ）に合成した交流出力Vbを示
す。
前記ベース駆動回路82とPWM回路94に係る回路構成はス
イッチング周波数を固定したままスイッチング半導体素
子Trs乃至TrvとTrw乃至TrzのON/OFF時間の比率を変更す
る、所謂、周波数固定パルス幅変調方式（PWM）であ
る。
イッチング周波数を固定したままスイッチング半導体素
子Trs乃至TrvとTrw乃至TrzのON/OFF時間の比率を変更す
る、所謂、周波数固定パルス幅変調方式（PWM）であ
る。
ここで、交流出力Vbが溶接トランス62に供給されて、二
次コイルに、例えば、比較的低電圧、大電流の交流10V
に変換される。続いて、整流素子56a、56bで両波整流が
行われ、直流電圧Vcが導出される。この直流電圧Vcは溶
接ガン72に印加される。
次コイルに、例えば、比較的低電圧、大電流の交流10V
に変換される。続いて、整流素子56a、56bで両波整流が
行われ、直流電圧Vcが導出される。この直流電圧Vcは溶
接ガン72に印加される。
このようにして、時分割されたPWM信号Sv、Sy、Su、Sx
において、連接されたスイッチング半導体素子Trv、Trs
とTry、TrwとTru、TrtとTrx、Trzが順次駆動される。こ
の場合、例えば、ベース駆動信号を時分割せず半導体素
子がスイッチング動作する場合と比較してスイッチング
半導体素子の導通時間が短くなって動作負担が軽減され
るものとなり、より大電流のスイッチング動作が可能と
なり、大電流の交流出力Vbが導出される。
において、連接されたスイッチング半導体素子Trv、Trs
とTry、TrwとTru、TrtとTrx、Trzが順次駆動される。こ
の場合、例えば、ベース駆動信号を時分割せず半導体素
子がスイッチング動作する場合と比較してスイッチング
半導体素子の導通時間が短くなって動作負担が軽減され
るものとなり、より大電流のスイッチング動作が可能と
なり、大電流の交流出力Vbが導出される。
なお、上記第１の実施例において、二つのフルブリッジ
回路14a、14bを並列接続して、これに限定されない。３
以上のフルブリッジ回路の並列接続において、前記と同
様な作用効果を得ること、さらに第２の実施例では交流
電源部Ａ、Ｂを配設して構成したが、３以上の交流電源
部を構成して前記同様の作用効果を得ることも本発明に
含まれる。
回路14a、14bを並列接続して、これに限定されない。３
以上のフルブリッジ回路の並列接続において、前記と同
様な作用効果を得ること、さらに第２の実施例では交流
電源部Ａ、Ｂを配設して構成したが、３以上の交流電源
部を構成して前記同様の作用効果を得ることも本発明に
含まれる。
［発明の効果］ 以上のように、本発明の直流抵抗溶接装置において、下
記の効果乃至利点を有している。すなわち、インバータ
部を構成する半導体素子が時分割スイッチング動作する
ことを特徴としている。
記の効果乃至利点を有している。すなわち、インバータ
部を構成する半導体素子が時分割スイッチング動作する
ことを特徴としている。
これにより、夫々の半導体素子の動作、例えば、ベース
駆動信号を時分割せず半導体素子がスイッチング動作す
る場合と比較してスイッチング半導体素子の導通時間が
短くなって動作負担が軽減されるものとなり、より大電
流のスイッチング動作が行われて、大電流の通電が可能
となる。また、半導体素子を並列に同時駆動しないで
も、大電流を取り出すことができ、かつ並列同時駆動し
ないので半導体素子の特性を合わせる必要がない。加え
て、溶接トランスが一つであり、インバータと溶接トラ
ンス間の配線ケーブル数が増大せず、２本のままでよ
く、さらに溶接トランスの特性を揃える必要がないもの
となる。従って、構成が簡素化されるとともに、配置の
自由度が向上する。
駆動信号を時分割せず半導体素子がスイッチング動作す
る場合と比較してスイッチング半導体素子の導通時間が
短くなって動作負担が軽減されるものとなり、より大電
流のスイッチング動作が行われて、大電流の通電が可能
となる。また、半導体素子を並列に同時駆動しないで
も、大電流を取り出すことができ、かつ並列同時駆動し
ないので半導体素子の特性を合わせる必要がない。加え
て、溶接トランスが一つであり、インバータと溶接トラ
ンス間の配線ケーブル数が増大せず、２本のままでよ
く、さらに溶接トランスの特性を揃える必要がないもの
となる。従って、構成が簡素化されるとともに、配置の
自由度が向上する。
第１図は本発明の直流抵抗溶接装置の第１の実施例を示
す構成図、 第２図は第１図に示される第１の実施例の動作における
時間軸上の処理波形を示すタイミングチャート、 第３図は本発明の直流抵抗溶接装置の第２の実施例のを
示す構成図、 第４図は第２図に示される第２の実施例の動作における
時間軸上の処理波形を示すタイミングチャートである。 10……溶接電源部 12……コンバータ 14……インバータ 14a、14b……フルブリッジ回路 16……溶接トランス 20……溶接部 21……溶接ガン 21a、21b……溶接電極 22……被溶接部材 30……駆動制御部 34……４分割器 36……２分割器 40……システムコントローラ 42……マイクロプロセッサ 48……電流検知器 52a、52b……コンバータ 54a、54b……インバータ 56a、56b……整流素子 60……溶接トランス／整流部 62……溶接トランス 70……溶接部 72……溶接ガン 80……駆動制御部 84……シフトレジスタ 86……２分割器 90……システムコントローラ 92……マイクロプロセッサ（MPU） 94……PWM回路 Ａ、Ｂ……交流電源部 Da、Db……整流器 Sa〜Sf、Sm〜Sp……PWM信号 ｍ、ｎ、ｏ、ｐ……出力端 Tra、Trb、Trs〜Trz……スイッチング半導体素子 Va、Vb……交流出力 Vc……直流電圧
す構成図、 第２図は第１図に示される第１の実施例の動作における
時間軸上の処理波形を示すタイミングチャート、 第３図は本発明の直流抵抗溶接装置の第２の実施例のを
示す構成図、 第４図は第２図に示される第２の実施例の動作における
時間軸上の処理波形を示すタイミングチャートである。 10……溶接電源部 12……コンバータ 14……インバータ 14a、14b……フルブリッジ回路 16……溶接トランス 20……溶接部 21……溶接ガン 21a、21b……溶接電極 22……被溶接部材 30……駆動制御部 34……４分割器 36……２分割器 40……システムコントローラ 42……マイクロプロセッサ 48……電流検知器 52a、52b……コンバータ 54a、54b……インバータ 56a、56b……整流素子 60……溶接トランス／整流部 62……溶接トランス 70……溶接部 72……溶接ガン 80……駆動制御部 84……シフトレジスタ 86……２分割器 90……システムコントローラ 92……マイクロプロセッサ（MPU） 94……PWM回路 Ａ、Ｂ……交流電源部 Da、Db……整流器 Sa〜Sf、Sm〜Sp……PWM信号 ｍ、ｎ、ｏ、ｐ……出力端 Tra、Trb、Trs〜Trz……スイッチング半導体素子 Va、Vb……交流出力 Vc……直流電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 誠 埼玉県狭山市新狭山１―10―１ ホンダエ ンジニアリング株式会社内 (72)発明者 古賀 英範 埼玉県狭山市新狭山１―10―１ ホンダエ ンジニアリング株式会社内 (56)参考文献 特開 昭62−148091（ＪＰ，Ａ) 特開 昭60−137581（ＪＰ，Ａ)
Claims (2)
- 【請求項１】パルス幅変調制御により直流入力を交流出
力（Va）に変換するインバータ部（14）から溶接トラン
ス（16）の一次コイルに前記交流出力を供給し、二次コ
イルの整流出力（Vc）を被溶接物（22）に供給する直流
抵抗溶接装置において、 前記インバータ部は、駆動端子を除いて並列接続された
電流流し出し用半導体素子（Trm、Trn）と駆動端子を除
いて並列接続された電流引き込み用半導体素子（Tro、T
rp）とを直列接続したもの（14b）が、前記直流入力間
に複数箇（14b、14a）並列に配され、 前記電流流し出し用半導体素子の駆動端子のそれぞれを
時分割で順次駆動するとともに、これに対応して前記電
流引き込み用半導体素子の駆動端子のそれぞれを時分割
で順次駆動することを特徴とする直流抵抗溶接装置。 - 【請求項２】パルス幅変調制御により直流入力を交流出
力（Vb）に変換するインバータ部から溶接トランス（6
2）の一次コイルに前記交流出力を供給し、二次コイル
の整流出力（Vc）を被溶接物（Ｗ）に供給する直流抵抗
溶接装置において、 前記インバータ部は、４個の半導体素子（Trv、Trs、Tr
u、Trt）がフルブリッジ駆動型に接続されたインバータ
（54a）が複数箇（54a、54b）並列に配され、 前記各インバータを構成する半導体素子を時分割で順次
駆動することを特徴とする直流抵抗溶接装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333566A JPH0780060B2 (ja) | 1989-12-21 | 1989-12-21 | 直流抵抗溶接装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333566A JPH0780060B2 (ja) | 1989-12-21 | 1989-12-21 | 直流抵抗溶接装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03193277A JPH03193277A (ja) | 1991-08-23 |
| JPH0780060B2 true JPH0780060B2 (ja) | 1995-08-30 |
Family
ID=18267481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333566A Expired - Fee Related JPH0780060B2 (ja) | 1989-12-21 | 1989-12-21 | 直流抵抗溶接装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0780060B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
| JPS62148091A (ja) * | 1985-12-23 | 1987-07-02 | Toshiba Corp | 抵抗溶接機の制御装置 |
-
1989
- 1989-12-21 JP JP1333566A patent/JPH0780060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03193277A (ja) | 1991-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11673202B2 (en) | Welding system and method of welding | |
| JP3537754B2 (ja) | 複数の電源を有する電気アーク溶接機 | |
| US6940040B2 (en) | Electric arc welding system | |
| US9751150B2 (en) | Power source for electric arc welding | |
| US6023037A (en) | Electric ARC welder and plasma cutter | |
| JP2935434B2 (ja) | ティグ溶接電源の制御方法およびその装置 | |
| ITRM990155A1 (it) | Alimentatore elettrico a doppio stadio per saldatura ad arco. | |
| US5786558A (en) | Method and apparatus for controlling inverter resistance welding | |
| JPH0780060B2 (ja) | 直流抵抗溶接装置 | |
| JP2747338B2 (ja) | ワイヤ通電式ティグ溶接装置 | |
| JPH0768385A (ja) | プラズマアーク電源装置 | |
| SU1095326A2 (ru) | Датчик тока @ -фазного управл емого выпр мител | |
| JPH03189079A (ja) | 直流抵抗溶接装置 | |
| JP2635782B2 (ja) | 直流抵抗溶接装置 | |
| JPH02137677A (ja) | 直流抵抗溶接装置 | |
| JP2711137B2 (ja) | 交流ティグ溶接装置 | |
| JPH0780058B2 (ja) | 直流抵抗溶接装置 | |
| AU2006200414B2 (en) | Electric arc welding system | |
| KR960004790B1 (ko) | 단락이행형 아크용접기의 출력제어장치 및 제어방법 | |
| JP2006258424A (ja) | 高周波重畳電源装置 | |
| JPH0780059B2 (ja) | 直流抵抗溶接装置 | |
| JPH0355225B2 (ja) | ||
| JPH0371984A (ja) | 直流抵抗溶接装置 | |
| JPS59169666A (ja) | ア−ク溶接機 | |
| JPH082509B2 (ja) | 直流抵抗溶接装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |