JPH03195034A - フィルムキャリアテープ - Google Patents
フィルムキャリアテープInfo
- Publication number
- JPH03195034A JPH03195034A JP33742189A JP33742189A JPH03195034A JP H03195034 A JPH03195034 A JP H03195034A JP 33742189 A JP33742189 A JP 33742189A JP 33742189 A JP33742189 A JP 33742189A JP H03195034 A JPH03195034 A JP H03195034A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- film carrier
- carrier tape
- lead
- ilb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 claims abstract description 22
- 230000007547 defect Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000002950 deficient Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明はフィルムキャリアテープに関し、特に基板等へ
の実装後不良解析が容易に実施できるフィルムキャリア
テープに関する。
の実装後不良解析が容易に実施できるフィルムキャリア
テープに関する。
[従来の技術J
集積回路等のリード数の多い半導体装置ではテープ状の
フィルムキャリアによる自動ボンディング技術は、量産
上有利な点が多く広く用いられている。
フィルムキャリアによる自動ボンディング技術は、量産
上有利な点が多く広く用いられている。
従来のフィルムキャリアテープは第3図に示すように、
搬送及び位置決め用のスプロケットホール2と半導体チ
ップが入る開孔部であるデバイスホール3を有するポリ
イミド等の絶縁フィルムをベースフィルム1とし、この
ベースフィルムI上に銅等の金属箔を接着し、金属箔を
エツチング等により所望の形状の配線リードと電気選別
のための選別パッド5とを形成し、このリードと半導体
チップ9の電極端子であるバンプとを熱圧着法または共
晶法等によりインナーリードボンディング(以下ILB
という)する。この状態で選別パッド5を利用して電気
選別やバイアス試験を実施し、次にリードを所望の長さ
に切断する。リード数が多い場合には、リード先端の基
板あるいはリードフレーム等とボンディング(アウター
リードボンディング;OLEという)する部分がばらけ
るのを防止するため、ベースフィルム1をリード切断個
所に近い所まで残す方法が用いられることが多い。
搬送及び位置決め用のスプロケットホール2と半導体チ
ップが入る開孔部であるデバイスホール3を有するポリ
イミド等の絶縁フィルムをベースフィルム1とし、この
ベースフィルムI上に銅等の金属箔を接着し、金属箔を
エツチング等により所望の形状の配線リードと電気選別
のための選別パッド5とを形成し、このリードと半導体
チップ9の電極端子であるバンプとを熱圧着法または共
晶法等によりインナーリードボンディング(以下ILB
という)する。この状態で選別パッド5を利用して電気
選別やバイアス試験を実施し、次にリードを所望の長さ
に切断する。リード数が多い場合には、リード先端の基
板あるいはリードフレーム等とボンディング(アウター
リードボンディング;OLEという)する部分がばらけ
るのを防止するため、ベースフィルム1をリード切断個
所に近い所まで残す方法が用いられることが多い。
この方法ではベースフィルム1に第3図に示すOLEホ
ール4を設け、その上にリードがとおされ、良品のチッ
プのみOLEホール4内で波線で示したOLB用切断位
置で、金型等により切断する。このようにすると、OL
Eはリード数と無関係に一度にできるので、量産性の点
で有利である。
ール4を設け、その上にリードがとおされ、良品のチッ
プのみOLEホール4内で波線で示したOLB用切断位
置で、金型等により切断する。このようにすると、OL
Eはリード数と無関係に一度にできるので、量産性の点
で有利である。
[発明が解決しようとする課題]
上述した従来のフィルムキャリアテープの場合、選別パ
ッド5はOLBリードを形成するための開孔部であるO
LBホール4の外側の領域に形成する必要がある。この
領域に選別パッド5を設けることにより半導体チップ9
及びILB部(デバイホール3内にあるリード部分をい
う)からOLBリードまでのフィルムキャリアテープ上
のパターンのショートやオーブン等の欠陥も電気的にチ
エツクすることができる。しかしながら、このILB後
電気選別して、リードを切断しプリント基板やリードフ
レームにOLBを行なった後、あるいは製品として使用
中に種々の原因から不良事故が発生しても、パタンの不
良か、半導体チップ9そのものの不良か否かの判定、あ
るいは不良モード等の追求はできないので、不良原因を
しることは非常に困難であるという欠点がある。
ッド5はOLBリードを形成するための開孔部であるO
LBホール4の外側の領域に形成する必要がある。この
領域に選別パッド5を設けることにより半導体チップ9
及びILB部(デバイホール3内にあるリード部分をい
う)からOLBリードまでのフィルムキャリアテープ上
のパターンのショートやオーブン等の欠陥も電気的にチ
エツクすることができる。しかしながら、このILB後
電気選別して、リードを切断しプリント基板やリードフ
レームにOLBを行なった後、あるいは製品として使用
中に種々の原因から不良事故が発生しても、パタンの不
良か、半導体チップ9そのものの不良か否かの判定、あ
るいは不良モード等の追求はできないので、不良原因を
しることは非常に困難であるという欠点がある。
すなわち、OLHされたプリント基板等より、不良解析
するためにフィルムキャリアテプをリペア等の技術によ
り剥離しても、フィルムキャリアテープ上には、選別パ
ッド5が無くなっており、80μ〜150μという細い
線幅で形成されたパターンのみ残っているので、プロブ
等を当て電気的特性チエツクを行なうことは困難である
。また、半導体チップのバンブ上にプローブ等を接触さ
せ不良解析する方法も考えられるが、このバンブ上には
フィルムキャリアのリードがすでにILBされており、
また製品によってはエポキシ等の樹脂で保護処理がされ
ており、不良解析を行なうには多くの工数が必要であり
、しかも確実に行なうことが困難となっている。
するためにフィルムキャリアテプをリペア等の技術によ
り剥離しても、フィルムキャリアテープ上には、選別パ
ッド5が無くなっており、80μ〜150μという細い
線幅で形成されたパターンのみ残っているので、プロブ
等を当て電気的特性チエツクを行なうことは困難である
。また、半導体チップのバンブ上にプローブ等を接触さ
せ不良解析する方法も考えられるが、このバンブ上には
フィルムキャリアのリードがすでにILBされており、
また製品によってはエポキシ等の樹脂で保護処理がされ
ており、不良解析を行なうには多くの工数が必要であり
、しかも確実に行なうことが困難となっている。
このように、フィルムキャリアテープ方式では、−旦I
LBがなされた後でリード切断がなされると選別パッド
が消失するので、不良原因を検討することが極めて困難
である。本発明の目的は、上記の欠点を除去したフィル
ムキャリアテープを提供することにある。
LBがなされた後でリード切断がなされると選別パッド
が消失するので、不良原因を検討することが極めて困難
である。本発明の目的は、上記の欠点を除去したフィル
ムキャリアテープを提供することにある。
[課題を解決するための手段]
本発明のフィルムキャリアテープは、外部との接続を行
なうアウターリードボンディング用リードと、半導体チ
ップとの接続を行なうインナーボンディング用リードと
の間の配線リードに、通常のアウターリード先端に設け
る選別用パッドの他に、それぞれ不良解析用パッドを、
ベースフィルムの上面または下面もしくは両面に設ける
ようにしている。
なうアウターリードボンディング用リードと、半導体チ
ップとの接続を行なうインナーボンディング用リードと
の間の配線リードに、通常のアウターリード先端に設け
る選別用パッドの他に、それぞれ不良解析用パッドを、
ベースフィルムの上面または下面もしくは両面に設ける
ようにしている。
〔作 用 J
インナーリードボンディング(ILB)してから、フィ
ルムキャリアテープを半導体チップごとに接続した状態
でも、不良解析用パッドに外部からアクセスできるので
、チップの不良解析等を行なうことができる。
ルムキャリアテープを半導体チップごとに接続した状態
でも、不良解析用パッドに外部からアクセスできるので
、チップの不良解析等を行なうことができる。
【実施例]
以下、図面を参照して、本発明の実施例につき説明する
。第1図は本発明の一実施例の部分的な正面図である。
。第1図は本発明の一実施例の部分的な正面図である。
ILBリード7とOLBリード8との間のフィルムキャ
リア上面の領域において、それぞれのILBリード7に
つらなるリード上に選別パッド5以外に不良解析用パッ
ド10を設けている。この不良解析用パッド10はIL
Bリード7に対して接続されているので、ILB後の一
般に行なう電気的選別用のパッドとしても、使用するこ
とが可能であるが、OLBリード8のオーブン等の欠陥
はチエツクできないので、あくまでもOLB後の不良解
析用として使用するものである。具体的には、例えばO
LEホール4内に位置するOLEノード8のリード間ピ
ッチが500LLのとき選別パッド5の寸法は400μ
〜450uOで不良解析用パッド10の寸法は300μ
〜400μOとすることができるので、通常の治具を使
用できる。
リア上面の領域において、それぞれのILBリード7に
つらなるリード上に選別パッド5以外に不良解析用パッ
ド10を設けている。この不良解析用パッド10はIL
Bリード7に対して接続されているので、ILB後の一
般に行なう電気的選別用のパッドとしても、使用するこ
とが可能であるが、OLBリード8のオーブン等の欠陥
はチエツクできないので、あくまでもOLB後の不良解
析用として使用するものである。具体的には、例えばO
LEホール4内に位置するOLEノード8のリード間ピ
ッチが500LLのとき選別パッド5の寸法は400μ
〜450uOで不良解析用パッド10の寸法は300μ
〜400μOとすることができるので、通常の治具を使
用できる。
なお、不良解析用パッドIOを設ける位置は、なるべく
OLBホール4の近くにもっていって、相互の間隔がと
れるようにする。
OLBホール4の近くにもっていって、相互の間隔がと
れるようにする。
次に、さらにピン数が増加し、例えば400〜l口00
ピンを形成するものにおいては、OLEリード8のピッ
チが300〜400μピツチとなり、選別パッド5の寸
法は250〜300u口 となる。
ピンを形成するものにおいては、OLEリード8のピッ
チが300〜400μピツチとなり、選別パッド5の寸
法は250〜300u口 となる。
このような寸法、ピッチとなる場合はILBリード7と
OLBリード8の間のフィルムキャリア上面の領域に、
それぞれのILBリード7に対して接続された不良解析
用パッド10を設けることは設計上不可能であり、設け
たとしても100〜150μOとなるため、不良解析用
パッドとして安定して、確実に信頼性を確保した評価は
困難となる。そこで、多数ビンの半導体装置の場合には
、第2図に示すように、スルホール11を介してテープ
の裏面に不良解析用パッドを設けておけば、フィルムキ
ャリアテープ上面のILBリード7とOLBリード8を
結ぶ配線パターン線幅が例えば100〜150gmであ
っても、 150〜200μφのスルーホール11を介
して選別パッド5と同じような大きさの250〜300
μOの不良解析用パッド10を形成することができる。
OLBリード8の間のフィルムキャリア上面の領域に、
それぞれのILBリード7に対して接続された不良解析
用パッド10を設けることは設計上不可能であり、設け
たとしても100〜150μOとなるため、不良解析用
パッドとして安定して、確実に信頼性を確保した評価は
困難となる。そこで、多数ビンの半導体装置の場合には
、第2図に示すように、スルホール11を介してテープ
の裏面に不良解析用パッドを設けておけば、フィルムキ
ャリアテープ上面のILBリード7とOLBリード8を
結ぶ配線パターン線幅が例えば100〜150gmであ
っても、 150〜200μφのスルーホール11を介
して選別パッド5と同じような大きさの250〜300
μOの不良解析用パッド10を形成することができる。
このようにスルーホールを介してテープの裏面に不良解
析用パッドを形成するとき、テープの裏面にはILBと
OLBリードを結線するためのパターンが存在しないた
めに寸法的には比較的内きいパッドが形成することが可
能になる。この実施例は大型コンピュータ等に用いる多
ビンICに適用すると、信頼度向上に特に有用である。
析用パッドを形成するとき、テープの裏面にはILBと
OLBリードを結線するためのパターンが存在しないた
めに寸法的には比較的内きいパッドが形成することが可
能になる。この実施例は大型コンピュータ等に用いる多
ビンICに適用すると、信頼度向上に特に有用である。
なお、不良解析用パッドは、場合によっては上面と下面
との両方に設けることも可能である。
との両方に設けることも可能である。
[発明の効果]
以上説明したように本発明は、フィルムキャリアテープ
のILBとOLBリードの間のフィルムキャリアテープ
の上面又は下面もしくは両面にそれぞれのILBリード
に接続された不良解析用パッドを設けることによりOL
B作業後、又は製品として実使用中に不良が発生した場
合、このフィルムキャリアテープを使用したICの不良
、良品の判定及び不良だとしたときにどのような電気的
不良であるのかを容易にかつ確実に評価が可能で、かつ
、さらにICの設計及び製造プロセス設計へのすみやか
なフィードバックをも可能とする効果がある。
のILBとOLBリードの間のフィルムキャリアテープ
の上面又は下面もしくは両面にそれぞれのILBリード
に接続された不良解析用パッドを設けることによりOL
B作業後、又は製品として実使用中に不良が発生した場
合、このフィルムキャリアテープを使用したICの不良
、良品の判定及び不良だとしたときにどのような電気的
不良であるのかを容易にかつ確実に評価が可能で、かつ
、さらにICの設計及び製造プロセス設計へのすみやか
なフィードバックをも可能とする効果がある。
第1図、第2図はそれぞれ本発明の実施例の部分正面図
、第3図は従来例の部分正面図である。 ■・・・ベースフィルム、3・・−デバイスホール、4
−・・OLBホール、 5−・・選別パッド、7−・・
ILBリード、 8−・OLBリード、9・・・半導
体チップ、 10・・・不良解析用パッド、 11・・・スルーホール。
、第3図は従来例の部分正面図である。 ■・・・ベースフィルム、3・・−デバイスホール、4
−・・OLBホール、 5−・・選別パッド、7−・・
ILBリード、 8−・OLBリード、9・・・半導
体チップ、 10・・・不良解析用パッド、 11・・・スルーホール。
Claims (1)
- ベースフィルム上に所定の配線パターンを形成するフィ
ルムキャリアテープにおいて、外部との接続を行なうア
ウターリードボンディング用リードと、半導体チップと
の接続を行なうインナーボンディング用リードとの間の
配線リードに、通常のアウターリード先端に設ける選別
用パッドの他に、それぞれ不良解析用パッドを、ベース
フィルムの上面または下面もしくは両面に設けたことを
特徴とするフィルムキャリアテープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33742189A JPH07118495B2 (ja) | 1989-12-25 | 1989-12-25 | フィルムキャリアテープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33742189A JPH07118495B2 (ja) | 1989-12-25 | 1989-12-25 | フィルムキャリアテープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195034A true JPH03195034A (ja) | 1991-08-26 |
| JPH07118495B2 JPH07118495B2 (ja) | 1995-12-18 |
Family
ID=18308474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33742189A Expired - Lifetime JPH07118495B2 (ja) | 1989-12-25 | 1989-12-25 | フィルムキャリアテープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118495B2 (ja) |
-
1989
- 1989-12-25 JP JP33742189A patent/JPH07118495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118495B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| US5029386A (en) | Hierarchical tape automated bonding method | |
| US6085962A (en) | Wire bond monitoring system for layered packages | |
| US20050026323A1 (en) | Method of manufacturing a semiconductor device | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| JP3459765B2 (ja) | 実装検査システム | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US7391104B1 (en) | Non-stick detection method and mechanism for array molded laminate packages | |
| US7283373B2 (en) | Electronic device | |
| JPH04234141A (ja) | Tabフレームおよびその基板への接続方法 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JPH03195034A (ja) | フィルムキャリアテープ | |
| KR100886716B1 (ko) | 스트립 기판 | |
| JPH02106943A (ja) | 半導体集積回路の実装構造 | |
| US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
| JPH02156547A (ja) | フレキシブル基板と集積回路のテスト方法 | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| KR100233556B1 (ko) | 반도체 칩의 신뢰성 테스트 방법 | |
| JP2839686B2 (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPH0358426A (ja) | Tab方式半導体装置 | |
| JPH02236468A (ja) | フィルムキャリア半導体装置の電気選別装置 | |
| JPH10242206A (ja) | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 |