JPH0319590A - 水平同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジ愛ン受像機やＶＣＲなとビデオ信号
を取り扱う機器において、特にビデオクロマ同期回路を
デジタル信号処理化した機器に必要なクロンク発生回路
であり、水平同期信号にロックしたクロックを発生する
ＰＬＬ回路を有する水平同期回路に関するものである． 従来の技術 近年、ビデオ信号を取り扱う機器のデジタル化が進みつ
つある．この動きは民生機器であるテレビジョン受像機
やＶＣＲなどにも及んできている．これは部品点数の削
減や信頼性の向上が期待できるだけでなく，特にビデオ
クロマ同朋回路はデジタル化によりＨＤＴＶへの展開が
容易となり大きく期待される技術である． ところでビデオクロマ回路がデジタル信号処理化される
と当然そられの回路を駆動するためのシステムクロツク
が必要となるが、限られたサンプリング周波数とビット
数で有効にデータを処理するためにはシステムクロック
は相関性の強い信号にロックしていると都合がよい．ク
ロック再生の方式として現在のところバーストロックシ
ステムとラインロックシステムの２種類のクロックが実
用化されようとしている．両者共に利点と欠点を持って
おりどちらの方式が優れているかの結論はでていない．
方法としてはアナログ的に再生する方法とデジタル信号
処理で再生する方法とがある．デジタル信号処理でクロ
ック再生を行うのが今後につながる方法ではあるが、ラ
インロックシステムの場合に今までの比較的確立された
アナログ的な手法での同期再生と異なり、原理的に異な
った方法を取らざるを得す種々の問題が発生する．以下
図面を参照しながら、上述したような従来のデジタル信
号処理化されたラインロックシステムの水平同期回路の
一例について説明を行う．第２図は従来の水平同期回路
の一例のブロック図を示すものである．第２図において
、２１は複合ビデオ信号を入力しデジタル符号に変換す
るＡＤコンバータである．２２は上記ＡＤコンバータ２
１の出力を入力し水平周波数威分は通過しサブキャリア
周波数戒分は遮断するローバスフィルタである．２３は
上記ローパスフィルタ２２の出力を入力しペデスタルレ
ベルを検出するペデスタルレベル検出回路である．２４
は上記ペデスタルレベル検出回路２３の出力から上記ロ
ーバスフィルタ２２の出力を引き負数をＯとすることに
より同期信号を抜き出す同期信号分離回路である．２５
は上記同期信号分離回路２４の出力を入力し同期信号の
波高値を検出してその値から一定の割合を出力するスラ
イスレベノレ検出回路である．２６は上記同期信号分離
回路２４の出力と上記スライスレベル検出回路２５の出
力との差をとるコンパレータである．２７は上記コンパ
レータの２６の出力を入力し水平同期信号のエッジを検
出するエッジ検出回路である．２８は上記エッジ検出回
路２７の出力と分周器の発生する水平パルスとの位相比
較を行う位相比較器である．２９は上記位相比較器２８
の出力を入力し高域成分を遮断するループフィルタであ
る．３０は上記ループフィルタ２９の出力を入力しデー
タによって発振周波数を制御するＶＣＯである．３１は
上記ｖＣ○３０の発生するクロックを入力しＮ分の１に
分周する分周器であり、分間して得た水平パルスを上記
位相比較器２８に出力する． 以上のように構威された水平同期回路において、以下そ
の動作について説明を行う． まず、複合ビデオ信号はＡＤコンバータ２１に入力する
，ＡＤコンバータ２ｌでデジタル符号化された複合ビデ
オ信号は、ローパスフィルタ２２に入力し水平周波数威
分は通過しサブキャリア周波数威分は遮断しノイズ或分
とサブキャリア威分を抑圧検出する．次に同期信号分離
回路２４で上記ペデスタルレベル検出回路２３の出力か
ら上記ローバスフィルタ２２の出力を引き負数を０とす
ることにより同期信号のみを抜き出す．次に同期信号か
ら水平同期信号威分を抜き出すためにスライスレベル検
出回路２５において、上記同期信号分離回路２４の出力
を入力し同期信号の波高値を検出しその値に一定の割合
を掛けた値を出力する．一般的にはその割合は２分の１
でよいが、ＶＣＲ信号など同朋威分にヒゲ状のノイズが
重畳している場合には適応的にその割合を変えて先端よ
りでスライスした方がよい場合もある．コンバレータ２
６において上記同期信号分離回路２４の出力と上記スラ
イスレベル検出回路２５の出力との差をとり水平同期信
号を１ビットのデータに変換する．エッジ検出回路２７
に上記コンパレータ２６の出力を入力し水平同期信号の
エッジを検出する．位相比較器２８において」：記エツ
ジ検出回路２７の出力と分周器の発生する水平パルスと
の位相比較を行う．位相検出の一例として分周器の発生
するデータをエッジの立っているタイミングでラッチる
すことにより位相比較が可能である．位相比較器２８の
出力をループフィルタ２９に入力し高域戒分を遮断し、
ループフィルタ２９の出力をＶＣＯ３０に入力しデータ
によって発振周波数を制御する．上記■Ｃ○３０の発生
するクロンクを分周器３１に入力しＮ分の１に分周する
．分周して得た水平パルスは上記位相比較器２８に出力
する１ことにより水平ＰＬＬ回路がラインロックしたロ
ックを発生するように動作する． 発明が解決しようとする課題 しかしながら上記のような構威では、弱電界信号受信時
にも放送信号を受信しているのであるから本来位相比較
器の出力は変動してはならないのであるが、ノイズの重
畳により位相比較器の出力するデータが大きく変動する
．位相比較器の出力はある一定範囲を越えてデータが変
動しないようにリミッタ特性がかけられるが、ＶＣＲの
再生信号を考慮するとこのリミッタ特性は数パーセント
以上のりごツタ幅をもつ必要がある．しかし弱電界信号
受信信号時にはこのリミフタ幅は広すぎて弱電界による
ノイズ威分を十分除去することができず、従ってこのま
まではスネーキング特性の悪い位相比較を行うという課
題がある． 本発明は上記課題に鑑み、弱電界信号受信時にも安定で
ノイズ除去能力の高い位相比較を行う水平同期回路を提
供するものである． 課題を解決するための手段 上記課題を解決するために本発明の水平同期回路は、複
合ビデオ信号を入力しデジタル符号に変換するＡＤコン
バータと、上記ＡＤコンバータの出力を入力し水平周波
数成分は通過しサブキャリア周波数或分は遮断するロー
パスフィルタと、上記ローバロフィルタの出力を入力し
ペデスタルレベルを検出するペデスタルレベル検出回路
と、上記ペデスタルレベル検出回路の出力から上記ロー
パスフィルタの出力を引き負数をＯとすることにより同
期信号を抜き出す同期信号分離回路と、上記同期信号分
離回路の出力を入力し同期信号の波高値を検出してその
値から一定の割合を出力するスライスレベル検出回路と
、上記同期信号分離回路の出力と上記スライスレベル検
出回路の出力との差をとるコンバレータと、上記コンバ
レータの出力を入力し水平同期信号のエッジを検出する
エッジ検出回路と、上記エッジ検出回路の出力と分周器
の出力する水平パルスとの位相比較を行う位相比較器と
、上記位相比較器の出力を入力し設定した範囲を越えた
数値が入力した場合は設定した範囲の最大値を出力する
ようにするとともにその設定値を外部からの制御信号で
替えられるようになしたリミッタと、上記リミッタの出
力を入力し高域成分を遮断するループフィルタと、上記
ループフィルタの出力を入力しデータによって発振周波
数を制扉する■Ｃ○と、上記ＶＣ○の発生するクロック
を入力しＮ分の１に分周し得た水平パルスを上記位相比
較器に出力する分周器と、弱電界を検出し弱電界であれ
ば上記リミフタのリ壽ツタ幅を狭くするように上記リミ
ッタの制御信号を出力する弱電界信号検出回路という横
威を備えたものである． 作用 本発明は上記した構成によって、位相比較器の出力する
データの変動を制限するリミッタのりξ７夕幅を弱電界
信号受信時と通常電界信号受信時とで切り換え、弱電界
はリミッタ幅を狭くすることによりノイズ除去効果を高
め、弱電界でも安定な水平同期再生が行われることが可
能である．実施例 以下本発明の一実施例について図面を参照しながら説明
を行う． 第１図は本発明の一実施例における水平同期回路のブロ
ック図を示すものである．第１図において、■は複合ビ
デオ信号を入力しデジタル符号に変換するＡＤコンバー
タ、２は上記ＡＤコンバータ１の出力を入力し水平周波
数戒分は通過しサブキャリア周波数或分は遮断するロー
パスフィルタ、３は上記ローバスフィルタ２の出力を入
力しペデスタルレベルを検出するペデスタルレベル検出
回路、４は上記ペデスタルレベル検出回路３の出力から
上記ローパスフィルタ２の出力を引き負数を０とするこ
とにより同期信号を抜き出す同期信号分離回路、５は上
記周期信号分離回路４の出力を入力し同期信号の波高値
を検出してその値から一定の割合を出力するスライスレ
ベル検出回路、６は上記同期信号分離回路４の出力と上
記スライスレベル検出回路５の出力との差をとるコンパ
レータ、７は上記コンバレータ６の出力を入力し水平同
期信号のエッジを検出するエッジ検出回路、８は上記エ
ッジ検出回路７の出力と分周器の出力する水平パルスと
の位相比較を行う位相比較器、９は上記位相比較器８の
出力を入力し設定した範囲を越えた数値が入力した場合
は設定した範囲の最大値を出力するようにするとともに
その設定値を外部からの制御信号で替えられるようにな
したリミッタ、１０は上記リミッタ９の出力を入力し高
域−戒分を遮断するループフィルタ、１１は上記ループ
フィルタｌＯの出力を入力しデータによって発振周波数
を制御するｖＣＯ、】２は上記ＶＣＯＩＩの発生ずるク
ロンクを入力しＮ分の１に分周し得た水平パルスを上記
位相比較器８に出力する分周器、ｌ３は弱電界を検出し
弱電界であれば上記リミ７夕９のリミッタ幅を狭くする
ように上記リミッタ９の制御信号を出力する弱電界検出
回路である．以上のように横或された水平同期回路につ
いて、以下その動作について説明する．複合ビデオ信号
をＡＤコンバータ１に入力しデジタル符号に変換する．
デジタル符号化した複合ビデオ信号をロバスフィルタ２
に入力し水平周波数成分は通過しサブキャリア周波数成
分は遮断する．ローパスフィルタ２の出力をペデスタル
レベル検出回路３に入力しペデスタルレベルを検出する
．次に同期信号分離回路４で、ペデスタルレベル検出回
路３で検出したべデスクルレベルから上記一口パスフィ
ルタの出力を引き負数をＯとすることにより同期信号を
抜き出す．スライスレベル検出回路５では、上記同期信
号分離回路４の出力を入力し同期信号の波高値を検出し
てその値から一定の割合を出力する．コンバレータ６で
、上記同期信号分離回路４の出力と上記スライスレベル
検出回路５の出力との差をとり、１ビットの水平同期信
号に変換する．この１ビットの水平同期信号となった上
記コンパレータ６の出力をエッジ検出回路７に入力し、
水平同期信号のエッジを検出する．次に位相比較器８で
、上記エッジ検出回路７の出力と分周器の出力する水平
パルスとの位相比較を行う．上記位相比較器８の出力を
リミソタ９に入力し設定した範囲を越えた数値が入力し
た場合は設定した範囲の最大値を出力する．これはノイ
ズ成分を除去すると共にＰＬＬの周波数変化幅を制限す
るために必要な機能である．その設定値は外部からの制
御信号で替えられるようにしている．上記リミッタ９の
出力をーブフィルタ１０に入力し高域成分を遮断しＰＬ
Ｌの必要な応答を設定する．上記ループフィルタｌＯの
出力をＶＣＯＩＩに入力しデータによって発振周波数を
制御する．上記ＶＣ○１１の発生するクロックを分周器
ｌ２に入力し、Ｎ分の１に分周し得た水平パルスを上記
位相比較器８に出力する．また弱電界信号検出回路１３
により弱電界を検出し弱電界であれば上記リミンタ９の
りξソタ幅を狭くするように上起りくツタ９の制御信号
を出力する． 以上のようにして、位相比較器の出力するデータの変動
を制限するリミッタのりミンク幅を弱電界信号受信時と
通常電界信号受信時とで切り換え、弱電界時はりミンク
幅を狭くすることによりノイズ除去効果を高め、弱電界
でも安定な水平同期再生が行われることが可能となる． 尚、上記で説明した位相比較器の時間的な分解能はｌク
ロンク精度であるので、クロックジンタが１クロツク分
以上発生する．１クロック以下の精度を得るために積分
型の位相比較器を併用し、位相誤差が少ないときと多い
ときとで切り換えるようにすればこの問題は解決する． 次にこの積分位相比較器の一例について述べる．第３図
は積分型位相比較器の一例のブロック図であり、５ｌは
同期信号分離回路４より出力する正極性の水平同期パル
スのデータ列ともう一方の入力信号データ列との加算を
行う加Ｘ器、５２は上記加算器５１の出力ともう一方の
入力信号データ列との切換を制御端子に入力した積分パ
ルスで行うマルチプレクサ、５３は上記マルチブレクサ
５２の出力信号をシステムクロックで記憶し、出力を上
記加算ｎ５１のもう一方の入力と上記マルチブレクサの
もう一方の入力に接続したクリア入力端子付きの第１の
ラッチ、５４は上記第１のラッチ５３の出力を水平レー
トのパルスで記憶する第２のラッチである．以上のよう
にｆｊｌ７ｉ！された積分型位相比較器について、以下
その動作について説明する．同期信号分離回路４より出
力する正極性の水平同期パルスは、積分パルスがオン期
間には、加算器５１とマルチブレクサ５２と第１のラッ
チ５３で構威されるアキュムレータによって積算され、
積分パルスがオン期間の水平同期パルスの面積が検出さ
れる．この結果は、積分パルスの後緑で発生するラッチ
パルスにより第２のラノチ５４で記憶される．またこの
ラッチパルスは第１のラフチ５３のクリア入力にも入力
し、第１のラノチ５３をクリアし次の積算に備える．こ
の積算のタイミング図を第４図に示す．水平同期パルス
が後ろに遅れると積算置が減り最小０となる．水平パル
スが前に進むと積算量が増え、水平同期パルス部分のみ
を積算にした場合に積算量が最大となる．従って、第４
図に示すタイミングで水平同期パルスの前エッジを積算
した場合に、この積分型位相比較器の出力データが０と
なるように第２のラッチ５４の出力データを補正すれば
、位相比較を行うことが可能となる．尚、この積分型位
相比較器の線形な出力範囲は積分パルスの幅が水平同期
パルスの立ち上がりにかかる範囲でしかないので、それ
以上位相がずれている場合には自動的に上記に述べたエ
ッジ検出型の位相比較器を用いるように切り換える必要
がある． 次に上記で説明した弱電界信号検出回路の一例について
説明を行う． 第５図は弱電界信号検出回路の一例のブロック図であり
、６１はエッジ検出回路６の出力する１ビットの水平同
期信号を入力しｌ水平期間中の水平同期信号の数を積算
する第１のアキュムレータ、６２は第１のアキュムレー
タ６１の出力するデータとあらかじめ設定したデータと
の大小を比較し大きければオンを出力する第１のコンパ
レータ、６３は第１のコンバレータ６２の出力を入力し
１垂直期間中のオンの数を積算する第２のアキュムレー
タ、６４は第２のアキュムレータ６３の出力するデータ
とあらかじめ設定したデータとの大小を比較し大きけれ
ばオンを出力する第２のコンバレータである．以上のよ
うに横戒された弱電界信号検出回路について、以下その
動作について説明する．エッジ検出回路６の出力する１
ビットとなった水平同期信号は第１のアキュムレータ６
１に入力する．ここで１水平期間中の水平同期信号の数
を積算する．通常電界で受信していればｌ水平期間中の
水平同期信号の数は１であ゛る．弱電界信号を受信して
いれば、それに含まれるノイズ威分のために１水平期間
中の水平同期信号の数は１以上となる．第１のコンパレ
ータ６２であらかしめ設定した数と比較し大きければ水
平レートで弱電界と判断しオンを出力する．次に第１の
コンバレータ６２の出力を第２のコンバレータ６３に入
力しＩ垂直期間中の第１のコンパレータのオンの数を積
算する．このオンの数を第２のコンバレータ６４に入力
しあらかじめ設定した数と比較し大きければ垂直レート
で弱電界と判断しオンをリミッタ９の制御端子に出力す
る． 以上に述べた動作により、水平同期信号の数を数え通常
より多いかどうかを検出することにより弱電界信号を受
信しているかどうかを垂直レートで判断することが可能
となる．必要に応じてこの出力にさらにアキュムレータ
を追加し時定数を大きくすることも可能である． なお、弱電界信号検出回路の一例として水平同期信号の
数を数える例を示したが、ＶＩＰ回路で発生するＡＧＣ
電圧を検出しリミッタ９の制御端子を制御してもよいこ
とは言うまでもない．発明の効果 以上のように本発明によれば、複合ビデオ信号を入力し
デジタル符号に変換するＡＤコンバータと、上記ＡＤコ
ンバータの出力を入力し水平周波数成分は通通しサブキ
ャリア周波数戒分は遮断するローパスフィルタと、上記
ローバスフィルタの出力を入力しベデスタルレヘルを検
出するペデスタルレベル検出回路と、上記ペデスタルレ
ベル検出回路の出力から上記ローパスフィルタの出力を
引き負数をＯとすることにより同期信号を抜き出す同期
信号分離回路と、上記同期信号分離回路の出力を入力し
同期信号の波高値を検出ししてその値から一定の割合を
出力するスライスレベル検出回路と、上記同期信号分離
回路の出力と上記スライスレベル検出回路の出力との差
をとるコンバレータと、上記コンパレータの出力を入力
し水平同期信号のエッジを検出するエッジ検出回路と、
上記エッジ検出回路の出力と分周器の出力する水平パル
スとの位相比較を行う位相比較器と、上記位相比較器の
出力を入力し設定した範囲を越えた数値が入力した場合
は設定した範囲の最大値を出力するようにするとともに
その設定値を外部からの制′４Ｂ信号で替えられるよう
になしたリミッタと、上記リミノタの出力を入力し高域
成分を遮断するループフィルタと、上記ループフィルタ
の出力を入力しデータによって発振周波数を制御するｖ
ｃ○と、上記ｖＣＯの発生するクロックを入力しＮ分の
１に分周し得た水平パルスを上記位相比較器に出力する
分周器と、弱電界を検出し弱電界であれば上記りξンタ
のり果ツタ幅を狭くするように上記リミッタの制Ｊｌ信
号を出力する弱電界信号検出回路とを備えることにより
、位相比較器の出力するデータの変動を制限するりごツ
タのリξツタ幅を弱電界信号受信時と通常電界信号受信
時とで切り換え、弱電界はリミッタ幅を狭くすることに
よりノイズ除去効果を高め、弱電界でも安定な水平同期
再生が行われることが可能となる．

【図面の簡単な説明】

第１図は本発明の一実施例における水平同期回路のブロ
ンク図、第２図は従来の一実施例における水平同期回路
のブロック図、第３図は積分型位相比較器のブロック図
、′ｊ！４４図は積分型位相比較器を説明するタイミン
グ図、第５図は弱電界信号検出回路の一例のブロック図
である． ■・・・・・・ＡＤコンバータ、２・・・・・・ローパ
スフィルタ、３・・・・・・ペデスタルレベル検出回路
、４・・・・・・同期信号分離回路、５・・・・・・ス
ライスレベル検出回路、６・・・・・・コンパレータ、
７・・・・・・エッジ検出回路、８・・・・・・位相比
較器、９・・・・・・リミッタ、１０・・・・・・ルー
プフィルタ、１１・・・・・・■Ｃ○、ｌ２・・・・・
・分周器、１３・・・・・・弱電界信号検出回路．

Claims (3)

【特許請求の範囲】
1. （１）複合ビデオ信号を入力しデジタル符号に変換する
   ＡＤコンバータと、上記ＡＤコンバータの出力信号を入
   力し水平周波数成分は通過しサブキャリア周波数成分は
   遮断するローパスフィルタと、上記ローパスフィルタの
   出力信号を入力しペデスタルレベルを検出するペデスタ
   ルレベル検出回路と、上記ペデスタルレベル検出回路の
   出力信号から上記ローパスフィルタの出力信号を引き負
   数を０とすることにより同期信号を抜き出す同期信号分
   離回路と、上記同期信号分離回路の出力信号を入力し同
   期信号の波高値を検出してその値から一定の割合を出力
   するスライスレベル検出回路と、上記同期信号分離回路
   の出力信号と上記スライスレベル検出回路の出力信号と
   の差をとるコンパレータと、上記コンパレータの出力信
   号を入力し水平同期信号のエッジを検出するエッジ検出
   回路と、上記エッジ検出回路の出力信号と分周器の出力
   する水平パルスとの位相比較を行う位相比較器と、上記
   位相比較器の出力信号を入力し設定した範囲を越えた数
   値が入力した場合は設定した範囲の最大値を出力するよ
   うにするとともにその設定値を外部からの制御信号で替
   えられるようになしたリミッタと、上記リミッタの出力
   信号を入力し高域成分を遮断するループフィルタと、上
   記ループフィルタの出力信号を入力しデータによって発
   振周波数を制御するＶＣＯと、上記ＶＣＯの発生するク
   ロックを入力しＮ分の１に分周し得た水平パルスを上記
   位相比較器に出力する分周器と、弱電界を検出し弱電界
   であれば上記リミッタのリミッタ幅を狭くするように上
   記リミッタの制御信号を出力する弱電界信号検出回路と
   よりなる水平同期回路。
2. （２）上記位相比較器とリミッタとの直列回路と並列に
   積分型位相比較器を備え、位相誤差が大きいときは上記
   リミッタの出力データを選択し、位相誤差が少ないとき
   は積分型位相比較器の出力データを選択するようにした
   請求項（１）記載の水平同期回路。
3. （３）上記エッジ検出回路の出力する１ビットの水平同
   期信号を入力し１水平期間中の水平同期信号の数を積算
   する第１のアキュムレータと、上記第１のアキュムレー
   タの出力するデータとあらかじめ設定したデータとの大
   小を比較し大きければオンを出力する第１のコンパレー
   タと、上記第１のコンパレータの出力を入力し１垂直期
   間中のオンの数を積算する第２のアキュムレータと、上
   記第２のアキュムレータの出力するデータとあらかじめ
   設定したデータとの大小を比較し大きければオンを上記
   リミッタの制御端子に出力する第２のコンパレータとよ
   りなる弱電界信号検出回路を備えた請求項（１）記載の
   水平同期回路。