JPH02302190A - 水平同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機やＶＣＲなど、ビデオ信
号を取り扱う機器において、特にビデオクロマ同期回路
をデジタル信号処理化した機器に必要なりロック発生回
路であり、水平同期信号にロックしたクロックを発生す
るＰＬＬ回路を有す、る水平同期回路に関するものであ
る。

従来の技術 近年、ビデオ信号を取り扱う機器のデジタル化が進みつ
つある。この動きは民生機であるテレビジョン受像機や
ＶＣＲなどにも及んできている。

これは部品点数の削減や信顛性の向上が期待できるだけ
でなく、特にビデオクロマ同期回路はデジタル化により
ＨＤＴＶへの展開が容易となり太き（期待される技術で
ある。

ところで、ビデオクロマ回路がデジタル信号処理化され
ると当然それらの回路を駆動するためのシステムクロッ
クが必要となるが、限られたサンプリング周波数とビッ
ト数で有効にデータを処理するためにはシステムクロッ
クは相関性の強い信号にロックしていると都合がよい、
クロック再生の方式として現在のところバーストロック
システムとラインロックシステムの２種類のクロックが
実用化されようとしている０両者共に利点と欠点を持っ
ておりどちらの方式が優れているかの結論はでていない
。方法としてはアナログ的に再生する方法とデジタル信
号処理で再生する方法とがある。デジタル信号処理でク
ロック再生を行うのが今後につながる方法ではあるが、
ラインロックシステムの場合に今までの比較的確立され
たアナログ的な手法での同期再生と異なり、原理的に異
なった方法を取らざるを得す種々の問題が発生する。

以下図面を参照しながら、上述したような従来のデジタ
ル信号処理化されたラインロックシステムの水平同期回
路の一例について説明を行う。

第２図は従来の水平同期回路の一例のブロック図を示す
ものである。第２図において、２１は複合ビデオ信号を
入力しデジタル符号に変換するＡＤコンバータである。

２２は上記ＡＤコンバータ２１の出力を入力し、水平周
波数成分は通過しサブキャリア周波数成分は遮断するロ
ーパスフィルタである。２３は上記ローパスフィルタ２
２の出力を入力し、ペデスタルレベルを検出するペデス
タルレベル検出回路である。２４は上記ペデスタルレベ
ル検出回路２３の出力から上記ローパスフィルタ２２の
出力を引き負数をＯとすることにより同期信号を抜き出
す同期信号分離回路である。２５は上記同期信号分離回
路２４の出力を入力し、同期信号の波高値を検出してそ
の値から一定の割合を出力するスライスレベル検出回路
である。２６は上記同期信号分離回路２４の出力と上記
スライスレベル検出回路２５の出力との差をとるコンパ
レータである。２７は上記コンパレータ２６の出力を入
力し、水平同期信号の立ち下がりエツジを検出するエツ
ジ検出回路である。２８は上記エツジ検出回路２７の出
力と分周器の発生する水平パルスとの位相比較を行う位
相比較器である。２９は上記位相比較器２８の出力を入
力し、高域成分を遮断するループフィルタである。３０
は上記ループフィルタ２９の出力を入力し、データによ
って発振周波数を制御するＶＣＯである。３１は上記Ｖ
ＣＯ３０の発生するクロックを入力し、Ｎ分の１に分周
器する分周器であり、分周して得た水平パルスを上記位
相比較器２８に出力する。

以上のように構成された水平同期回路において、以下そ
の動作について説明を行う。

まず、複合ビデオ信号はＡＤコンバータ２１に入力する
。ＡＤコンバータ２１でデジタル符号化された複合ビデ
オ信号は、ローパスフィルタ２２に入力し、水平周波数
成分は通過し、サブキャリア周波数成分は遮断し、ノイ
ズ成分とサブキャリア成分を抑圧する。ペデスタルレベ
ル検出回路２３では、上記ローパスフィルタ２２の出力
からペデスタルレベルを検出する。次に同期信号分離回
路２４で上記ペデスタルレベル検出回路２３の出力から
上記ロ−パスフィルタ２２の出力を引き負数を０とする
ことにより同期信号のみを抜き出す。次に同期信号から
水平同期信号成分を抜き出すためにスライスレベル検出
回路２５において、上記同期信号分離回路２４の出力を
入力し、同期信号の波高値を検出し、その値に一定の割
合を掛けた値を出力する。一般的にはその割合は２分の
１でよいが、ＶＣＲ信号など同期成分にヒゲ状のノイズ
が重畳している場合には適応的にその割合を変えて先端
よりでスライスした方がよい場合もある。コンパレータ
２６において上記同期信号分離回路２４の出力と上記ス
ライスレベル検出回路２５の出力とその差をとり同期水
平同期信号を１ビツトのデータに変換する。エツジ検出
回路２７に上記コンパレータ２６の出力を入力し、水平
同期信号の立ち下がりエツジを検出する。位相比較器２
８において上記エツジ検出回路２７の出力と分周器の発
生する水平パルスとの位相比較を行う０位相検出の一例
として分周器の発生するデータをエツジの立っているタ
イミングでランチすることにより位相比較が可能である
０位相比較２８の出力をループフィルタ２９に入力し、
高域成分を遮断し、ループフィルタ２９の出力をＶＣＯ
３０に入力し、データによって発振周波数を制御する。

上記ＶＣＯ３０の発生するクロックを分周器３１に入力
しＮ分の１に分周する。分周して得た水平パルスは上記
位相比較器２８に出力することにより、水平ＰＬＬ回路
がラインロックしたクロックを発生するように動作する
。

発明が解決しようとする課題 しかしながら上記のように構成では、ＶＣＲテープ再生
時に垂直信号の直前で発生するヘッド切換で生じるスキ
ュウが原因の画面上部の曲がりゃ、早送りで生じるスキ
ュウに対して、ループフィルタの時定数が一種類しかな
いためにうまく対応することができにくい。時定数を軽
くするとスキュウに対してはよい結果が得られるが、ジ
ッタ特性が悪くなり、弱電界時の水平特性が悪くなる。

逆に時定数を重くすると、ジッタ特性は向上するがスキ
ュウ信号を入力した時にスキュウ特性が悪くなり画面が
曲がりやすくなる。

本発明は上記課題に鑑み、弱電界時やＶＣＲテープ再生
時にもジッタ特性もスキュウ特性も常に安定な水平同期
回路を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明の水平同期回路は、複
合ビデオ信号を入力しデジタル符号に変換するＡＤコン
バータと、上記ＡＤコンバータの出力を入力し、水平周
波数成分は通過しサブキャリア周波数成分は遮断するロ
ーパスフィルタと、上記ローパスフィルタの出力を入力
し、ペデスタルレベルを検出するペデスタルレベル検出
回路と、上記ペデスタルレベル検出回路の出力から上記
ローパスフィルタの出力を引き負数をＯとすることによ
り、同期信号を抜き出す同期信号分離回路と、上記同期
信号分離回路の出力を入力し、同期信号の波高値を検出
してその値から一定の割合を出力するスライスレベル検
出回路と、上記同期信号分離回路の出力と上記スライス
レベル検出回路の出力との差をとるコンパレータと、上
記コンパレータの出力を入力し、水平同期信号の立ち下
がりエツジを検出するエツジ検出回路と、上記エツジ検
出回路の出力と分周器の出力する水平パルスとの位相比
較を行う位相比較器と、上記位相比較器の出力を入力し
、高域成分を遮断し制御信号により時定数の切り換えら
れるループフィルタと、上記ループフィルタの出力を入
力し、その変動分を検出し、０よりの変動が小さければ
ループフィルタの時定数を大きくし、Ｏよりの変動が大
きければループフィルタの時定数を小さくするようにル
ープフィルタの制御端子に制御信号を送出するようにし
たスキュウ検出回路と、上記ループフィルタの出力を入
力し、データによって発振周波数を制御する■ＣＯと、
上記■ＣＯの発生するクロックを入力し、Ｎ分の１に分
周し得た水平パルスを上記位相比較器に出力する分周器
という構成を備えたものである。

作用 本発明は上記した構成によって、スキュウを大きく受け
た時はループフィルタの時定数を軽くして速やかに収束
を行い、スキュウのないあるいは少ない定常時にはルー
プフィルタの時定数を重くしてＰＬＬループの安定化を
図ることが可能となる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明を行う。

第１図は本発明の一実施例における水平同期回路のブロ
ック図を示すものである。第１図において、１は複合ビ
デオ信号を入力しデジタル符号に変換するＡＤコンバー
タ、２はＡＤコンバータｌの出力を入力し、水平周波数
成分は通過しサブキャリア周波数成分は遮断するローパ
スフィルタ、３は上記ローパスフィルタ２の出力を入力
し、ペデスタルレベルを検出するペデスタルレベル検出
回路、４は上記ペデスタルレベル検出回路３の出力から
上記ローパスフィルタの出力を引き負数Ｏとすることに
より同期信号を抜き出す同期信号分離回路、５は上記同
期信号分離回路４の出力を入力し、同期信号の波高値を
検出してその値から一定の割合を出力するスライスレベ
ル検出回路、６は上記同期信号分離回路４の出力と、上
記スライスレベル検出回路５の出力との差をとるコンパ
レータ、７は上記コンパレータ６の出力を入力し、水平
同期信号の立ち下がりエツジを検出するエツジ検出回路
、８は上記エツジ検出回路７の出力と分周器の出力する
水平パルスとの位相比較を行う位相比較器、９は上記位
相比較器８の出力を入力し、高域成分を遮断し！Ｉ７御
信呼信号り時定数の切り換えられるループフィルタ、Ｉ
Ｏは上記ループフィルタ９の出力を入力し、その変動分
を検出し、Ｏよりの変動が小さければループフィルタ９
の時定数を大きくし、Ｏよりの先導が大きければループ
フィルタ９の時定数を小さくするようにループフィルタ
９の制御端子に制御信号を送出するようにしたスキエラ
検出回路、１１は上記ループフィルタ９の出力を入力し
、データによって発振周波数を制御するＶＣＯ１１２は
上記ＶＣＯＩＩの発生するクロックを入力し、Ｎ分の１
に分周し得た水平パルスを上記位相比較器に出力する分
周器である。

以上のように構成された水平同期回路について、以下そ
の動作について説明する。

複合ビデオ信号をＡＤコンバータｌに入力し、デジタル
符号に変換する。デジタル符号化した複合ビデオ信号を
ローパスフィルタ２に入力し、水平周波数成分は通過し
サブキャリア周波数成分は遮断する。ローパスフィルタ
２の出力をペデスタルレベル検出回路３に入力し、ペデ
スタルレベルを検出する０次に同期信号分離回路４で、
ペデスタルレベル検出回路３で検出したペデスタルレベ
ルから上記ローパスフィルタの出力を引き負数Ｏとする
ことより同期信号を抜き出す、スライスレベル検出回路
５では、上記同期信号分離回路４の出力を入力し、同期
信号の波高値を検出してその値から一定の割合を出力す
る。コンパレータ６で、上記同期信号分離回路４の出力
と上記スライスレベル検出回路５の出力との差をとり、
１ビツトの水平同期信号に変換する。１ビツトに変換し
た水平同期信号をエツジ検出回路７に入力し、水平同期
信号の立ち下がりエツジを検出する。次に、位相比較器
８で、上記エツジ検出回路７の出力と分周器の出力する
水平パルスとの位相比較を行う。

上記位相比較器８の出力データは、ループフィルタ９に
入力し、高域成分を遮断され、ＰＬＬループの適当な応
答時間とダンピングファクタが設定される。上記ループ
フィルタ９の出力をスキエラ検出回路ｌＯに入力し、そ
の変動分を検出し、０よりの変動が小さければループフ
ィルタ９の時定数を大きくし、０よりの変動が大きけれ
ばループフィルタ９の時定数を小さくするようにループ
フィルタ９の制御端子に制御信号を送出する。上記ルー
プフィルタ９の出力をＶＣＯＩＩに入力し、データよっ
て発振周波数を制御する。上記ＶＣＯＩＩの発生するク
ロックを分周器１２に入力し、Ｎ分の１に分周すること
により得た水平パルスを上記位相比較器８に出力する。

以上のようにして水平同期信号でＰＬＬループが動作す
ると同時にスキュウ量に応じて自動的にループフィルタ
の時定数が切り替わるように動作する。

次に、スキエラ検出回路のより具体的な回路の−例につ
いて述べる。第３図はスキュウ検出回路の一例のブロッ
ク図であり、４１はループフィルタの出力を入力するデ
コーダであり、設定した任意の範囲内に入力データがあ
る場合はロウを出力し、範囲外にある場合はハイを出力
する。ループフィルタ９は、制御端子をロウにすると時
定数を重くし、ハイにすると時定数を短くする。以上の
動作により、時定数を自動的に切り換えることが可能と
なる。

尚、上記で説明した位相比較器の時間的な分解能は１ク
ロック精度であるので、クロックジッタが１クロック分
以上発生する。１クロツク以下の精度を得るために積分
型の位相比較器を併用し、位相誤差が少ないときと多い
ときとで切り換えるようにすればこの問題は解決する。

次にこの積分型位相比較器の一例について述べる。第４
図は積分型位相比較器の一例のブロック図であり、５１
は同期信号分離回路４より出力する正極性の水平同期パ
ルスのデータ列ともう一方の入力信号データ列との加算
を行う加算器、５２は上記加算器５１の出力ともう一方
の入力信号データ列との切換を制御端子に入力した積分
パルスで行うマルチプレクサ、５３は上記マルチプレク
サ５２の出力信号々システムクロックで記憶し、出力を
上記加算器５１のもう一方の入力と上記マルチプレクサ
のもう一方の入力に接続したクリア入力端子付きの第１
のラッチ、５４は上記第１のラッチ５３の出力を水平レ
ートのパルスで記憶する第２のラッチである。

以上のように構成された積分型位相比較器について、以
下その動作について説明する。

同期信号分離回路４より出力する正極性の水平同期パル
スは、積分パルスがオン期間には、加算器５１とマルチ
プレクサ５２と第１のラッチ５３で構成されるアキュム
レータによって積算され、積分パルスがオン期間の水平
同期パルスの面積が検出される。この結果は、積分パル
スの後縁で発生するラッチパルスにより第２のラッチ５
４で記憶される。

またこのラッチパルスは第１のラッチ５３のクリア入力
にも入力し、第１のラッチ５３をクリアし次の積算に備
える。その積算のタイミング図を第５図に示す、水平同
期パルスが後ろに遅れると積算量が減り最小Ｏとなる。

水平パルスが前に進むと積算量が増え、水平同期パルス
部分のみを積算した場合に積算量が最大となる。従って
、第５図に示すタイミングで水平同期パルスの前エツジ
を積Ｘした場合に、この積分型位相比較器の出力データ
がＯとなるように第２のラッチ５４の出力データを補正
すれば、位相比較を行うことが可能となる。

尚、この積分型位相比較器の線形な出力範囲は積分パル
スの幅が水平同期パルスの立ち上がりにかかる範囲でし
かないので、それ以上位相がずれている場合には自動的
に上記に述べたエツジ検出型の位相比較器を用いるよう
に切り換える必要がある。

発明の効果 以上のように本発明によれば、複合ビデオ信号を入力し
デジタル符号に変換するＡＤコンバータと、上記ＡＤコ
ンバータの出力を入力し、水平周波数成分は通過しサブ
キャリア周波数成分は遮断するローパスフィルタと、上
記ローパスフィルタの出力を入力し、ペデスタルレベル
を検出するペデスタルレベル検出回路と、上記ペデスタ
ルレベル検出回路の出力から上記ローパスフィルタの出
力を引き負数を０とすることにより同期信号を抜き出す
同期信号分離回路と、上記同期信号分離回路の出力を入
力し、同期信号の波高値を検出してその値から一定の割
合を出力するスライスレベル検出回路と、上記同期信号
分離回路の出力と上記スライスレベル検出回路の出力と
の差をとるコンパレータと、上記コンパレータの出力を
入力し水平同期信号の立ち下がりエツジを検出するエツ
ジ検出回路と、上記エツジ検出回路の出力と分周器の出
力する水平パルスとの位相比較を行う位相比較ｉｌと、
上記位相比較器の出力を入力し、高域成分を遮断し制御
信号により時定数の切り換えられるループフィルタと、
上記ループフィルタの出力を入力しその変動分を検出し
、０よりの変動が小さければループフィルタの時定数を
大きくし、０よりの変動が大きければループフィルタの
時定数を小さくするようにループフルタの制御端子に制
御信号を送出するようにしたスキユウ検出回路と、上記
ループフィルタの出力を入力しデータによって発振周波
数を制御するＶＣＯと、上記ＶＣＯの発生するクロック
を入力しＮ分の１に分周し得た水平パルスを上記位相比
較器に出力する分周器とを備えることにより、非標準信
号受信時や弱電界受信時にも、ジッタ特性やスキュウ特
性のよい安定にラインロックしたクロックを発生するこ
とが可能な水平同期回路を構成できる。

【図面の簡単な説明】

第１図は本発明の一実施例における水平同期回路のブロ
ック図、第２図は従来の一実施例における水平同期回路
のブロック図、第３図はスキュウ検出回路の一例のブロ
ック図、第４図は積分型位相比較器のブロック図、第５
図は積分型位相比較器を説明するタイミング図である。 １・・・・・・ＡＤコンバータ、２・・・・・・ローパ
スフィルタ、３・・・・・・ペデスタルレベル検出回路
、４・・・・・・同期信号分離回路、５・・・・・・ス
ライスレベル検出回路、６・・・・・・コンパレータ、
７・旧・・工・ンジ検出回！、８・・・・・・位相比較
器、９・・・・・・ループフィルタ、１０・・・・・・
スキユウ検出回路、１！・・・・・・ＶＣＯ１１２・・
・・・・分周器、４１・・・・・・デコーダ。 代理人の氏名　弁理士　粟野重孝　はか１名第　１　図 第２図 第３図 第４ｒＭ 弯５図

Claims (3)

【特許請求の範囲】
1. （１）複合ビデオ信号を入力し、デジタル符号に変換す
   るＡＤコンバータと、上記ＡＤコンバータの出力信号を
   入力し、水平周波数成分は通過しサブキャリア周波数成
   分は遮断するローパスフィルタと、上記ローパスフィル
   タの出力信号を入力し、ペデスタルレベルを検出するペ
   デスタルレベル検出回路と、上記ペデスタルレベル検出
   回路の出力信号から上記ローパスフィルタの出力信号を
   引き負数を０とすることにより、同期信号を抜き出す同
   期信号分離回路と、上記同期信号分離回路の出力信号を
   入力し、同期信号の波高値を検出してその値から一定の
   割合を出力するスライスレベル検出回路と、上記同期信
   号分離回路の出力信号と上記スライスレベル検出回路の
   出力信号との差をとるコンパレータと、上記コンパレー
   タの出力信号を入力し、水平同期信号の立ち下がりエッ
   ジを検出するエッジ検出回路と、上記エッジ検出回路の
   出力信号と分周器の出力する水平パルスとの位相比較を
   行う位相比較器と、上記位相比較器の出力信号を入力し
   、高域成分を遮断し制御信号により時定数の切り換えら
   れるループフィルタと、上記ループフィルタの出力信号
   を入力しその変動分を検出し、０よりの変動が小さけれ
   ばループフィルタの時定数を大きくし、０よりの変動が
   大きければループフィルタの時定数を小さくするように
   ループフィルタの制御端子に制御信号を送出するように
   したスキュウ検出回路と、上記ループフィルタの出力信
   号を入力し、データによって発振周波数を制御するＶＣ
   Ｏと、上記ＶＣＯの発生するクロックを入力しＮ分の１
   に分周し得た水平パルスを上記位相比較器に出力する分
   周器とよりなる水平同期回路。
2. （２）上記位相比較器と並列に積分型の位相比較器を備
   え、位相誤差が大きいときは上記位相比較器の出力デー
   タを選択し、位相誤差が少ないときは積分型の位相比較
   器の出力データを選択するようにした特許請求の範囲第
   （１）項記載の水平同期回路。
3. （３）上記スキュウ検出回路を、ループフィルタの出力
   データをデコードすることによりスキュウ量を検出する
   ように構成した特許請求の範囲第（１）項記載の水平同
   期回路。