JPH03196355A - 並列計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、複数のプロセッサ基板をトーラス網形式で
相互結合し、構成した並列計算機に関するものである。

〔従来の技術〕

第２図は複数のプロッサを相互結合するトーラス網を示
す図であり、並列計算機を構成する各プロセッサ（１，
）は、トーラス網方式を採る相互結合網にて各々相互結
合されている・ 第３図は従来のトーラス網実現方式を示す図であり、マ
ザーボード（４）に複数のプロセッサ基板（３）が実装
され、各プロセッサ基板（３）はマザーボード（４）中
で相互結合網にて相互結合される。

実際マザーボード（４）には各プロセッサ基板（３）を
相互結合する相互結合網がプリント配線され、該プリン
ト配線によって各プロセッサ基板（３）を相互結合する
ことで第２図に示すトーラス網が実現する。

（発明が解決しようとする課題〕 従来の並列計算機は、以上のように構成されているため
、トーラス網を構成するプロセッサ数はマザーボードの
配線により固定であり、プロセッサ数を可変する為には
、そのプロセッサ数に応じたトーラス網を実現する必要
がある。

この発明は上記のような問題点を解消するためになされ
たもので、マザーボード上のトーラス接続に変更を加え
ることなくプロセッサの数に応じたトーラス網を容易に
実現できる並列計算機を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る並列計算機は、並列計算機を構成する複
数のプロセッサ用基板とともに、これらプロセッサ用基
板を相互結合する信号線網を配設したダミー基板をマザ
ーボードに立設したものである。

〔作用〕

この発明によれば、マザーボード上て実装されないプロ
セッサ基板の代わりにダミー基板を実装することで、プ
ロセッサ基板間の相互結合信号をダミー基板によって中
継し、トーラス網を実現することができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本実施例における並列計算機の構成図である。複数
のプロセッサ基板（３）・・・（３）と図示しないマザ
ーボードに実装されたダミー基板（５）は、各プロセッ
サ基板（３）・・・（３）間の相互結合信号を中継し、
トーラス網を実現する基板である。

次に、本実施例の作用について説明する。図に示す横方
向のプロセッサ基板間を信号によって相互結合する場合
は、各プロセッサ基板間にダミー基板を実装し、該ダミ
ー基板により、プロセッサ基板間の信号を中継すること
で、現在マサ−ボードに実装されている数のプロセッサ
基板のみでトーラス網を形成することができる。

又、上記実施例ては横方向のプロセッサ基板間の相互結
合信号を中継する場合を示したが、ダミー基板に配設し
た中継線路によって、各方向のプロセッサ基板間の相互
結合信号を中継することができ、数々のプロセッサ数の
トーラス網を実現することができる。

〔発明の効果〕

以上のように、この発明によれば各プロセッサ基板間を
中継線路を配設したり′ミー基板を介して相互結合する
構成としたので、基板を実装するマザーボードの配線を
変更せずとも、数々のプロセッサから構成される並列計
算機が容易かつ安価にできる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による並列計算機の構成方
式を示した図、第２図は従来のトーラス網による並列計
算機を示した図、第３図は従来のトーラス網実現方式を
示す図である。 図において、（１）はプロセッサ、（２）は相互結合網
、（３）はプロセッサ基板、（４）はマザーボート、（
５）はダミー基板。 尚、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 並列計算機を構成する複数のプロセッサ用基板とともに
   、これらプロセッサ用基板を相互結合する信号線網を配
   設したダミー基板をマザーボードに立設したことを特徴
   とする並列計算機。