JPH0219871Y2 - - Google Patents
Info
- Publication number
- JPH0219871Y2 JPH0219871Y2 JP1984177767U JP17776784U JPH0219871Y2 JP H0219871 Y2 JPH0219871 Y2 JP H0219871Y2 JP 1984177767 U JP1984177767 U JP 1984177767U JP 17776784 U JP17776784 U JP 17776784U JP H0219871 Y2 JPH0219871 Y2 JP H0219871Y2
- Authority
- JP
- Japan
- Prior art keywords
- optional
- code
- main unit
- printed board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は主ユニツトと、該主ユニツトによつて
制御される複数のオプシヨンユニツトとから成る
電子装置に係り、特に、必要に応じて該主ユニツ
トより、それぞれのオプシヨンユニツトに設定さ
れた機能コード、版数コードおよびプログラム指
定が読出されるように形成された電子装置に関す
る。
制御される複数のオプシヨンユニツトとから成る
電子装置に係り、特に、必要に応じて該主ユニツ
トより、それぞれのオプシヨンユニツトに設定さ
れた機能コード、版数コードおよびプログラム指
定が読出されるように形成された電子装置に関す
る。
制御部である主ユニツトと被制御部である複数
のそれぞれ機能の異なつたオプシヨンユニツトと
によつて形成された電子装置では、一般的に装置
の構成上必要な機能のオプシヨンユニツトのみを
接続し、不要な機能のオプシヨンユニツトは切り
離すことによつて稼働されるように構成される。
のそれぞれ機能の異なつたオプシヨンユニツトと
によつて形成された電子装置では、一般的に装置
の構成上必要な機能のオプシヨンユニツトのみを
接続し、不要な機能のオプシヨンユニツトは切り
離すことによつて稼働されるように構成される。
しかし、これらのユニツトがプリント板によつ
て形成されたものである場合は、特に外観などが
同一であれば機能の種別の判断が困難であり、ま
た、互いにいづれの箇所にでも挿脱が行える。
て形成されたものである場合は、特に外観などが
同一であれば機能の種別の判断が困難であり、ま
た、互いにいづれの箇所にでも挿脱が行える。
したがつて、このような構成では所定の機能の
オプシヨンユニツトの接続が行われているかどう
か稼働に際して、充分チエツクされることが重要
であり、しかも、チエツクが確実に行われること
が望まれている。
オプシヨンユニツトの接続が行われているかどう
か稼働に際して、充分チエツクされることが重要
であり、しかも、チエツクが確実に行われること
が望まれている。
従来は第2図の回路構成図に示すように構成さ
れていた。
れていた。
制御する主プリント板1にはレジスタ回路2が
設けられ、レジスタ回路2より制御される所定の
機能を有するオプシヨンプリント板3A,3B…
3Nのそれぞれに対しては実装に有無を検出する
ための接続が行われている。
設けられ、レジスタ回路2より制御される所定の
機能を有するオプシヨンプリント板3A,3B…
3Nのそれぞれに対しては実装に有無を検出する
ための接続が行われている。
そこで、レジスタ回路2には実装されているオ
プシヨンプリント板3Aに対しては「0」が通知
され、実装されていない点線で示したオプシヨン
プリント板3B…3Nに対しては「1」が通知さ
れる。したがつて、主プリント板1ではレジスタ
回路2を読取ことによつてそれぞれのプリント板
の接続の有無を判断することがおこなえるように
形成されていた。
プシヨンプリント板3Aに対しては「0」が通知
され、実装されていない点線で示したオプシヨン
プリント板3B…3Nに対しては「1」が通知さ
れる。したがつて、主プリント板1ではレジスタ
回路2を読取ことによつてそれぞれのプリント板
の接続の有無を判断することがおこなえるように
形成されていた。
しかし、このような構成ではそれぞれのオプシ
ヨンプリント板の装着の有無は確認できるが機能
の違うオプシヨンプリント板が装着された誤装着
を検出することができないため、誤装着によるト
ラブルが生じる問題を有していた。
ヨンプリント板の装着の有無は確認できるが機能
の違うオプシヨンプリント板が装着された誤装着
を検出することができないため、誤装着によるト
ラブルが生じる問題を有していた。
また、機能の異なつたそれぞれのオプシヨンプ
リント板の装着すべき箇所はその位置が決められ
るため、機能に応じたそれれぞれのオプシヨンプ
リント板の実装スペースを確保しなければならな
くなり、装置の外形が大型になる問題を有してい
た。
リント板の装着すべき箇所はその位置が決められ
るため、機能に応じたそれれぞれのオプシヨンプ
リント板の実装スペースを確保しなければならな
くなり、装置の外形が大型になる問題を有してい
た。
前述の問題点は、オプシヨンユニツトのそれぞ
れには自身の機能コード、版数コードおよびプロ
グラム指定が設定される設定部と、主ユニツトか
らの所定のコマンド信号の出力によつて該機能コ
ード、版数コードおよびプログラム指定を読み出
すレジスタ回路とを備えると共に、該主ユニツト
には該コマンド信号の出力後、所定の時間の経過
によりタイムアウトを通知し、リセツトを行うカ
ウンタ回路が設けられるように構成された本考案
による電子装置によつて解決される。
れには自身の機能コード、版数コードおよびプロ
グラム指定が設定される設定部と、主ユニツトか
らの所定のコマンド信号の出力によつて該機能コ
ード、版数コードおよびプログラム指定を読み出
すレジスタ回路とを備えると共に、該主ユニツト
には該コマンド信号の出力後、所定の時間の経過
によりタイムアウトを通知し、リセツトを行うカ
ウンタ回路が設けられるように構成された本考案
による電子装置によつて解決される。
即ち、オプシヨンユニツトの設定部に自身の機
能コード、版数コードおよびプログラム指定を設
定することにより、主ユニツトより、これらの機
能コード、版数コードおよびプログラム指定が共
通バスによつて読出せるように形成したものであ
る。
能コード、版数コードおよびプログラム指定を設
定することにより、主ユニツトより、これらの機
能コード、版数コードおよびプログラム指定が共
通バスによつて読出せるように形成したものであ
る。
これにより、主ユニツトではオプシヨンユニツ
トの有無だけでなく、接続されたオプシヨンユニ
ツトの内容を判別することができるため、従来の
誤装着を防止すると共に、それぞれのオプシヨン
ユニツトの装着箇所を固定する必要がなくなり、
装着箇所の共通化を図ることができる。
トの有無だけでなく、接続されたオプシヨンユニ
ツトの内容を判別することができるため、従来の
誤装着を防止すると共に、それぞれのオプシヨン
ユニツトの装着箇所を固定する必要がなくなり、
装着箇所の共通化を図ることができる。
以下本考案を第1図の一実施例によつて詳細に
説明する。a図は回路構成図、b図はデータの説
明図である。尚、全図を通じ、同一符号は同一対
象物を示す。
説明する。a図は回路構成図、b図はデータの説
明図である。尚、全図を通じ、同一符号は同一対
象物を示す。
a図に示すように、制御する主プリント板4に
は制御回路5とコマンド発生部6とカウンタ回路
7とが設けられ、一方、制御されるオプシヨンプ
リント板8A,8B…8Nにはレジスタ回路9と
前述の機能コード、版数コードおよびプログラム
指定が設定される設定部10とが設けられて構成
されたものである。
は制御回路5とコマンド発生部6とカウンタ回路
7とが設けられ、一方、制御されるオプシヨンプ
リント板8A,8B…8Nにはレジスタ回路9と
前述の機能コード、版数コードおよびプログラム
指定が設定される設定部10とが設けられて構成
されたものである。
そこで、制御回路5の指令によりコマンド発生
部6より制御線11を介して各レジスタ回路9に
コマンド信号が送出され、このコマンド信号によ
つて所定のレジスタ回路9はコマンド受付信号を
送出すると共に、設定部10の設定されたデータ
Dを共通バス12に送出し、主プリント板4によ
つてデータDが読取られる。
部6より制御線11を介して各レジスタ回路9に
コマンド信号が送出され、このコマンド信号によ
つて所定のレジスタ回路9はコマンド受付信号を
送出すると共に、設定部10の設定されたデータ
Dを共通バス12に送出し、主プリント板4によ
つてデータDが読取られる。
データDは、例えばb図に示すようにオプシヨ
ンの機能コードの領域Eとプリント板のグレイド
アツプによる版数コードの領域Fとプログラムの
種別および版数のプログラム指定コードGとより
成るデータ長Lに形成されたものである。
ンの機能コードの領域Eとプリント板のグレイド
アツプによる版数コードの領域Fとプログラムの
種別および版数のプログラム指定コードGとより
成るデータ長Lに形成されたものである。
この場合点線で示すように、オプシヨンプリン
ト板8Bが実装されていない場合は、コマンド信
号が送出された後のコマンド受付信号が受付され
ないため、タイムアウトによつてカウンタ回路7
はリセツトされ、同時に制御回路5によつて未接
続が確認される。
ト板8Bが実装されていない場合は、コマンド信
号が送出された後のコマンド受付信号が受付され
ないため、タイムアウトによつてカウンタ回路7
はリセツトされ、同時に制御回路5によつて未接
続が確認される。
このように構成すると、主プリント板4では接
続されたオプシヨンプリント板の構成および内容
を判断することができるため、その構成及び内容
に応じた制御を行うことができる。
続されたオプシヨンプリント板の構成および内容
を判断することができるため、その構成及び内容
に応じた制御を行うことができる。
また、このようなオプシヨンプリント板8A,
8B…8Nの装着される箇所はいづれの箇所でも
良いため、装着位置を決める必要がない。したが
つて、空きスペースの箇所に所定のオプシヨンプ
リント板を装着し、機能の付加を行うことができ
実装スペースの合理化が図れる。
8B…8Nの装着される箇所はいづれの箇所でも
良いため、装着位置を決める必要がない。したが
つて、空きスペースの箇所に所定のオプシヨンプ
リント板を装着し、機能の付加を行うことができ
実装スペースの合理化が図れる。
以上説明したように、本考案はオプシヨンユニ
ツトに自身の機能コード、版数コードおよびプロ
グラム指定コードを設定し、主ユニツトよりそれ
ぞれのコードが必要に応じて、読取られるように
形成したものである。
ツトに自身の機能コード、版数コードおよびプロ
グラム指定コードを設定し、主ユニツトよりそれ
ぞれのコードが必要に応じて、読取られるように
形成したものである。
これにより、従来のような誤装着によるトラブ
ルは解消されると共に、実装スペースの合理化に
よる小型化が図れ、更に、オプシヨンユニツトの
実装または未実装などの構成に応じた制御を容易
に行うことができるようになり、実用的効果は大
である。
ルは解消されると共に、実装スペースの合理化に
よる小型化が図れ、更に、オプシヨンユニツトの
実装または未実装などの構成に応じた制御を容易
に行うことができるようになり、実用的効果は大
である。
第1図は本考案による一実施例を示し、a図は
回路構成図、b図は説明図、第2図は従来の回路
構成図を示す。 図において、1,4は主プリント板、2,9は
レジスタ回路、5は制御回路、6はコマンド発生
部、7はカウンタ回路、10は設定部、11は制
御線、12は共通バス、3A,3B…3N,8
A,8B…8Nはオプシヨンプリント板を示す。
回路構成図、b図は説明図、第2図は従来の回路
構成図を示す。 図において、1,4は主プリント板、2,9は
レジスタ回路、5は制御回路、6はコマンド発生
部、7はカウンタ回路、10は設定部、11は制
御線、12は共通バス、3A,3B…3N,8
A,8B…8Nはオプシヨンプリント板を示す。
Claims (1)
- 【実用新案登録請求の範囲】 主ユニツトと、該主ユニツトによつて共通バス
を介して制御される複数のオプシヨンユニツトか
ら成る電子装置であつて、 前記オプシヨンユニツトのそれぞれには自身の
機能コード、版数コードおよびプログラム指定が
設定される設定部と、前記主ユニツトからの所定
のコマンド信号の出力によつて該機能コード、版
数コードおよびプログラム指定を読み出すレジス
タ回路とを備えると共に、該主ユニツトには該コ
マンド信号の出力後、所定の時間の経過によりタ
イムアウトを通知し、リセツトを行うカウンタ回
路が設けられて成ることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984177767U JPH0219871Y2 (ja) | 1984-11-22 | 1984-11-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984177767U JPH0219871Y2 (ja) | 1984-11-22 | 1984-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194950U JPS6194950U (ja) | 1986-06-19 |
| JPH0219871Y2 true JPH0219871Y2 (ja) | 1990-05-31 |
Family
ID=30735339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984177767U Expired JPH0219871Y2 (ja) | 1984-11-22 | 1984-11-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0219871Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5799693B2 (ja) * | 2011-09-12 | 2015-10-28 | 沖電気工業株式会社 | 子基板コネクタを備えた基板搭載回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS5629738A (en) * | 1979-08-20 | 1981-03-25 | Fujitsu Ltd | Collecting system for general plate number level |
| CA1158775A (en) * | 1980-06-04 | 1983-12-13 | Thomas L. Phinney | Computer annotation system |
| JPS57161950A (en) * | 1981-03-31 | 1982-10-05 | Fujitsu Ltd | Detection system for mounting state of print board package |
-
1984
- 1984-11-22 JP JP1984177767U patent/JPH0219871Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6194950U (ja) | 1986-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03148198A (ja) | 基本回路カード組立体 | |
| JPH05250864A (ja) | メモリカード | |
| JPH0219871Y2 (ja) | ||
| JPS6227409B2 (ja) | ||
| JP2003256360A (ja) | 拡張ボード装置 | |
| JPH0644136Y2 (ja) | ユニット拡張装置 | |
| JPH0755012Y2 (ja) | アドレス設定構造 | |
| JP2709392B2 (ja) | マイクロコンピュータシステムの開発方法 | |
| JPH0738961Y2 (ja) | 動作モード設定回路 | |
| JPH0441403Y2 (ja) | ||
| JPH03196355A (ja) | 並列計算機 | |
| JPH0277730U (ja) | ||
| JPS5927115Y2 (ja) | 端子台付電子機器装置 | |
| JPH10326134A (ja) | コンピュータの拡張機能基板 | |
| JPH0362133A (ja) | 基板実装の初期診断方式 | |
| JPS58132821U (ja) | カ−ドラツク計器の構造 | |
| JP2519283Y2 (ja) | カ−ドモジユ−ル | |
| JPH01219918A (ja) | 電子機器 | |
| JPH03121450U (ja) | ||
| JPH0375955A (ja) | 実装機器識別処理方式 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPH0533558B2 (ja) | ||
| JPH05189102A (ja) | Io機器のidスイッチ設定方法 | |
| JPH02287653A (ja) | バストレーサ | |
| JPS58148488A (ja) | 電子回路基板 |