JPH0319694B2 - - Google Patents

Info

Publication number
JPH0319694B2
JPH0319694B2 JP55062590A JP6259080A JPH0319694B2 JP H0319694 B2 JPH0319694 B2 JP H0319694B2 JP 55062590 A JP55062590 A JP 55062590A JP 6259080 A JP6259080 A JP 6259080A JP H0319694 B2 JPH0319694 B2 JP H0319694B2
Authority
JP
Japan
Prior art keywords
current
semiconductor
amorphous
amorphous semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55062590A
Other languages
English (en)
Other versions
JPS56158419A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6259080A priority Critical patent/JPS56158419A/ja
Publication of JPS56158419A publication Critical patent/JPS56158419A/ja
Publication of JPH0319694B2 publication Critical patent/JPH0319694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34Deposited materials, e.g. layers
    • H10P14/3402Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411Silicon, silicon germanium or germanium

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 本発明はアモルフアス半導体
(AMORPHOUS SEMICNNDUCTORすなわち
ASという)に対し、電流特にパルス電流を流す
ことによりアモルフアス半導体の有している不対
結合手による再結合中心を介してのキヤリアの再
結合にかかる部所での局部的な急加熱によりこの
不対結合手を活性にし、その近傍の他の不対結合
手または水素等と中和した結合手と結合せしめる
ことにより正常な原子間距離を有しかつその不対
結合手を相殺してしまうというアモルフアス半導
体(AMORPHOUS SEMICONDUCTORすな
わちSASという)の作製方法に関するものであ
る。
本発明は半導体例えば硅素において Si・+Si・→Si−Si Si・+Si・−H→Si−Si+H・ 等の反応を物理的に加電流により発生せしめ、ひ
いては不対結合手の密度を減少せしめることとを
目的としている。
従来ASはその原子間距離もランダムでありか
つその結晶学的な配置もランダムであることをも
つて定義されていた。
またかかるAS中にはそのランダムのため化学
的に他と結合をしていないすなわち不対結合手が
多数存在していた。この不対結合手は再結合中心
となり、キヤリアのライフタイムをきわめて小さ
くしてしまい、キヤリアキラーとして最もその排
除が期待されていた。この不対結合手を除く方法
として最近水素またはハロゲンにより中和するす
なわち半導体が硅素であるとすると、 Si・+H→Si−H Si・+F→Si−F が知られている。これはシラン(SiH4)、四フツ
化硅素(SiF4)またはその混合気体をグロー放電
またはプラズマCVD法により作製された被膜は
再結合中心が水素、ハロゲンの添加がないASが
1020〜1022cm-3を再結合中心の密度を有するのに
対し1017〜1018cm-3と104〜106分の1にまでその
再結合中心の密度を小さくすることができるもの
として注目されている。
しかしかかる程度の密度は半導体としては十分
でなく、そのため光電変換装置特に太陽電池を作
ろうとした時その光−電気変換効率は2〜4%と
なつてしまつた。本発明はかかる再結合中心の密
度を1013〜1016cm-3とさらにその1/102〜1/104
してさらに理想的な半導体に近づけたものであ
り、その結果電子、ホールの移動度もASの300Å
とCSの106μmの中間状態の1〜50μmの値を得る
ことができた。以下にその実施例を図面に従つて
説明する。
実施例 1 第1図Aは基板4上に導体または半導体の電極
3(Mという)、半導体1(SすなわちASをい
う)、導体または半導体の対抗電極2(以下Mと
いう)の構成をさせたMSM構造のたて断面図を
示している。
図面において半導体は1はまずシラン
(SiH4)、SiF4、SiH2Cl2等の硅化物気体をグロー
放電法またはプラズマCVD法により0.1〜10μm
特に1〜2μmの厚さに形成した。そして400〜
600℃の温度で加熱しかつその雰囲気をH2とHe
との混合状態でプラズマ化した。また結晶化温度
の630〜700℃に対し50〜100℃低い温度にて被膜
形成してもよい。
さらにこの半導体を形成する工程の前後にて金
属または不純物を多量にドープされた半導体によ
る電極3,2を真空蒸着法またはプラズマCVD
または減圧CVD法により形成させて第1図Aの
構造を得た。
さらにこの2つの電極に対し電流時にパルス電
流を102〜107A/cm2の範囲にて〜100秒特に0.1〜
2秒間加えた。電極が半導体あつては一方をP+
型または他方をN+型とし、そこに順方向に電流
を加えた。
この電流は102〜105PFのキヤパシタに電荷を
充電しそれを放電して電極3,2間に複数回引加
する方法を用いてもよい。
すると第2図に示される如きエネルギバンド図
において伝導帯8を流れる電子5と価電子帯9を
流れるホール6とは再結合中心7,71を介して
互いに再結合する。しかしこの時エネルギバンド
巾に従つたェネルギを熱として放出しこの中心線
またはその局部的な近傍は昇温し、この熱により
再結合中心は熱エネルギーを得ることになる。こ
の熱エネルギが不対結合手同志を結合せしめるの
に十分なエネルギである時はそれにより2つの不
対結合手が互いに結合しかつその原子間距離は2
つの原子にとつて最も安定な状態すなわち硅素に
あつては1.9Å〜2.85Å、2.34ű20Å、特に2.3
〜2.5Åを有するようになる。
またひとつの不対結合手と中和原子すなわちSi
−Hとの結合エネルギよりも熱エネルギが大きく
なると Si・+Si−H→Si−Si+H・ で示されるようになり、この活性水素は他のそれ
らと活性でない不対結合手と結合して中和化を下
式の如くに H・+Si・→Si−H 実施させる。その結果この過電流により2重に再
結合中心を相殺・中和させることができることが
わかる。
またこの相殺・中和がおきると、この部分での
再結合がなくなり、その部分の温度は下がり電子
およびホールは他の再結合中心を介して互いに同
様の 再結合→発熱→結合手の励起→結合手の中和の
工程を経る。そのため電流を流すことにより、半
導体の原子配置は必ずしもダイアモンド構造を有
さず不定であるがその距離は最も安定な状態すな
わち原子間距離は結晶状態の距離(2.34Å)と同
様の2.34A+0.2、−0.04Aであり概略均質の一定に
なることが判明した。
第3図はたて軸が再結合中心の密度の相対値で
あり、初期を1と規定したものである。さらにこ
の電流を印加する場合、真性のアモルフアス硅素
においては10-8〜10-12cm-1の伝導度を有し、
このきわめて低い電導度は電流を流すのに必ずし
も十分でない。このため本発明においては、真性
半導体に対してはキセノンランプにより103LX以
上の強さの光照射を行い、その電子・ホール対を
作りそれを利用して伝導度を10-1〜10-6cm-1
で向上せしめた。
そしてさらに2つの電極に電圧を印加して102
〜5×107Acm-2の範囲の電流を流した。またこ
の電流密度は第3図において電流を103A/cm2
(10)、104A/cm(11)、105A/cm2(12)、
106A/cm2(13)と所定の時間流したものであ
る。この電流はDC電流であつてもまた10ns〜1
msのパルス巾の電流の総量であつてもよい。パ
ルス巾の場合は102〜104 pFのキヤパシタを100〜
104V充電してそれを放電させる方法をくりかえ
してもよい。
またこの第3図において、基板温度を室温より
200℃、300℃とすると第3図の室温のグラフ1
2,13がそれぞれ104A/cm2の低い電流密度に
おいて得ることができた。
電流を加えるとさらに光照射によるフオトキヤ
リアを発生させることおよび加熱により熱励起を
助長することは実用上むりなく電流を加えるため
にきわめて有効であつた。
この電流密度はこの面積における平均電流を意
味する。その電極下の局部的に流れる領域の電流
密度を意味するためその面積が1mm以下の小面積
のみでなく103cm2の如き大面積にも適用が可能で
ある。
この第3図はアモルフアス硅素の場合であるが
Ge、GexSi1-x(0<x<1)、SiC1-x(0<x<
1)、Si1N4-x(0<x<4)、SiO2-x(0<x<2)
の如き化合物または混合物であつても同様に実施
可能であり本発明のいう半導体とは電流を流しう
る制限における半絶縁体をも含むことはいうまで
もない。
また半導体は真性であるのみならずB、P、
As等の不純物が1016〜1020cm-3濃度に添加された
P型、N型であつてもまたそれらが1021cm-3〜10
モル%の濃度に添加されたPまたはN型の半導体
であつてもよいことはいうまでもない。
実施例 2 第1図Bは他の構造の実施例を示す。
実施例1は照射される光が電極3または2によ
り、しや閉されてしまう欠点を持つていた。
第1図Bは電極2,3の間の半導体1の部分に
その上部より光照射等にXeランプによる光照射
を行うべくしたものである。本実施例においては
非単結晶半導体の膜厚を2000Å〜3μmとし、ま
たその巾1〜10mm、厚さ10〜100mmとして実施し
た。
電流密度は102〜5×106A/cm2であり、漸次そ
の電流値を増加させていつた。かくして光照射の
効果を十分生かしたため、実施例1に比べて1/2
〜1/3の電流密度にて同様に再結合中心の密度を
1/105〜1/104にすることができた。
加熱を300℃以上、結晶化温度以下で行う場合
は再結合中心の密度を、減少させるための時間を
1/2〜1/10にすることができ、、また、電流密度を
10〜105A/cm2とさらに100℃上るごとに1/3程度
に低くすることができた。
しかしこの場合水素と中和結合してある半導体
の結合手も切れてしまい、逆に新たに熱を発生し
た再結合中心を作つてしまうため、この後に再度
不対結合手に対して水素または水素とヘリユーム
との混合ガス(H25〜20%、He80〜95%)を1
〜100MHzまたは1〜10GHzにてプラズマ化し、
かかる雰囲気にてプラズマアニールをすることが
好ましかつた。そのため再結合中心の密度を400
〜600℃にて1015〜1017cm-3としてさらに水素化中
和により1013〜1015cm-3に下げることができた。
実施例2においてこれら以外は実施例1と同様
にした。かくしてキヤリア移動度がASである硅
素においては約300Å程度しかなかつたが、1〜
50μmと103倍にもなつた。
実施例 3 第4図は本願発明の他の実施例を示したもので
あり、光電変換装置に本願発明のアモルフアス半
導体を適用したものである。
第4図Aは基板4上に第1の電極24,M1
流特にトンネル電流を流しうる絶縁または半絶縁
膜23,I1、セミアモルフアス半導体20、第2
の電流を流しうる絶縁または半絶縁膜21,I2
くし型または格子型の第2の電極M2よりなるM1
−I1−SA−I2−M2のダブルMIS型構造を有する
光電変換装置である。I1,I2はグロー放電または
プラズマCVD法により窒化硅素を10〜40Åの厚
さに形成し、M1を仕事関数が4.0eV以上の白金、
クロム、ニツケル、金またはITO等の透明電極よ
りなり、他の第2の電極M2は逆に仕事関数が
4.0eV以下のマグネシウム、アルミニユームまた
はアルカリ金属、アルカリ土類金属により実施
し、2つの電極を相補とした。
半導体20は実施例1または2により再結合中
心の密度を減少させたものである。その結果変換
効率は7〜10%にまで飛躍的に向上させることが
できた。この際電流は2つの電極に対し順方向に
流し、図面においては上面より光照射または/お
よび赤外線照射を行つた。
第4図Bは基板4上に第1の電極24、半導体
20、第2の電極21よりなり、2つの電極と半
導体とはオーム接触をさせたものである。半導体
20はP+型層27、真性半導体26、N+型半導
体23よりなるPIN接合を有している。さらに第
4図Aと同様に順方向にパルス電流を流した。
かくしてPIN型の太陽電池をおいても6〜10%
の変換効率得ることができた。
この第4図A,Bにおいてその半導体20の厚
さは1〜5μmの薄さであり単結晶200〜300μmを
格子歪による直接遷移のため必要とせず、かつそ
のキヤリアの分散距離が100〜500Åというアモル
フアス硅素と異なり1〜50μmを有しているため
変換効率が3〜5倍にまで向上させることができ
たものと推定された。
光電変換装置はかかるダブルMIS型またはPIN
型と限らず多量PNPN…PN構造、シヨツトキ構
造、シングルMIS構造の変形の構造であつてもよ
い。
本発明においては半導体としては硅素を中心と
して記した。しかし硅素に酸素、窒素、炭素を添
加してSiO2-x(0<X<2)、Si3N4-x(0<X<
4)、SiC2(0<X<1)であつてもBP、GaAs、
GaAIAsInP等の化合物半導体であつても同様で
あることはいうまでもない。
本発明はその応用として光電変換装置について
述べてきたが半導体集積回路、絶縁ゲイト型電界
効果トランジスタ等のIC、LSI、VLSIに対して
も本発明のアモルフアス半導体を適用することが
できる。またコピー機器等の複写機または光メモ
リに適用することができる。
【図面の簡単な説明】
第1図は本発明の実施例の2つの断面図であ
る。第2図は本発明の理論を説明するためのエネ
ルギバンド図である。第3図は本発明で得られた
アモルフアス半導体の再結合中心反応の減少を示
す。第4図は本発明を応用した光電変換装置の実
施例を示す。

Claims (1)

  1. 【特許請求の範囲】 1 アモルフアス(無定形)構造を有する珪素を
    主成分とする半導体に電流を流すことにより不対
    結合手または中和された結合手の密度を減少させ
    ることを特徴とするアモルフアス半導体作製方
    法。 2 特許請求の範囲第1項において、アモルフア
    ス半導体がP型、I型またはN型の導電型を有す
    ることを特徴としたアモルフアス半導体作製方
    法。 3 特許請求の範囲第1項において、電流がパル
    ス電流であることを特徴とするアモルフアス半導
    体作製方法。 4 特許請求の範囲第1項において、電流を流す
    前に結晶化温度よりも低い温度に加熱することを
    特徴とするアモルフアス半導体作製方法。 5 特許請求の範囲第3項において、パルス電流
    は100秒以内の時間、室温〜600℃の温度にて加え
    ることを特徴としたアモルフアス半導体作製方
    法。 6 特許請求の範囲第1項において、電流を流す
    ことと並行して光照射を行うことにより光アニー
    ルまたは光励起によりキヤリアを発生をせしめる
    ことを特徴とするアモルフアス半導体作製方法。
JP6259080A 1980-05-12 1980-05-12 Semiamorphous semiconductor and manufacture therefor Granted JPS56158419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6259080A JPS56158419A (en) 1980-05-12 1980-05-12 Semiamorphous semiconductor and manufacture therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6259080A JPS56158419A (en) 1980-05-12 1980-05-12 Semiamorphous semiconductor and manufacture therefor

Publications (2)

Publication Number Publication Date
JPS56158419A JPS56158419A (en) 1981-12-07
JPH0319694B2 true JPH0319694B2 (ja) 1991-03-15

Family

ID=13204680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6259080A Granted JPS56158419A (en) 1980-05-12 1980-05-12 Semiamorphous semiconductor and manufacture therefor

Country Status (1)

Country Link
JP (1) JPS56158419A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119978A (ja) * 1985-11-20 1987-06-01 Matsushita Electric Ind Co Ltd 非晶質太陽電池素子
JP2708864B2 (ja) * 1989-03-22 1998-02-04 富士電機 株式会社 非晶質半導体の生成方法

Also Published As

Publication number Publication date
JPS56158419A (en) 1981-12-07

Similar Documents

Publication Publication Date Title
JP3468670B2 (ja) 太陽電池セルおよびその製造方法
US20100258164A1 (en) Photovoltaic force device
KR20100080601A (ko) 헤테로접합을 포함하는 광기전 장치
JPH0338756B2 (ja)
KR20160064692A (ko) 태양 전지 및 그 제조 방법
JPH02201972A (ja) 太陽電池
JPS6230714B2 (ja)
JPH0319694B2 (ja)
US20050073019A1 (en) Silicon light-receiving device
JPH0526354B2 (ja)
US4000505A (en) Thin oxide MOS solar cells
JPH05102504A (ja) 光起電力素子
Mizrah et al. Indium—Tin—Oxide—Silicon heterojunction photovoltaic devices
JP2896793B2 (ja) 光起電力装置の製造方法
JPH0424878B2 (ja)
Maeda et al. Infrared-Photovoltaic Responses of Ion-Beam Synthesized β-FeSi2/n-Si Heterojunctions
JPH044757B2 (ja)
JPS6331950B2 (ja)
JP3150681B2 (ja) 薄膜非晶質半導体装置
Dai High efficiency N-type silicon solar cells
JPH0554272B2 (ja)
TW201201383A (en) Solar cell
JPH04211130A (ja) 半導体装置作製方法
Smith et al. Reverse current‐voltage characteristics of indium tin oxide/silicon solar cells under illumination
JP2735889B2 (ja) 水素化アモルファスシリコン膜の形成方法及び光起電力装置の形成方法