JPH0319742B2 - - Google Patents
Info
- Publication number
- JPH0319742B2 JPH0319742B2 JP20147884A JP20147884A JPH0319742B2 JP H0319742 B2 JPH0319742 B2 JP H0319742B2 JP 20147884 A JP20147884 A JP 20147884A JP 20147884 A JP20147884 A JP 20147884A JP H0319742 B2 JPH0319742 B2 JP H0319742B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control device
- data transmission
- transmission control
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はループ式データ伝送システムのループ
状伝送路に接続されたループ式データ伝送制御装
置に係り、特に同報通信等に好適な伝送効率のよ
いループ式データ伝送制御装置に関する。
状伝送路に接続されたループ式データ伝送制御装
置に係り、特に同報通信等に好適な伝送効率のよ
いループ式データ伝送制御装置に関する。
従来のループ式データ伝送システムにおいて、
一般にループ状伝送路のスループツトはデータ伝
送制御装置自体のスループツトに比べて数10倍な
いし数100倍程度高い。このようなループ状伝送
路に接続されたデータ伝送制御装置間で任意のタ
イミングで発生したメツセージを同報通信等によ
つて送受信する場合に、ループ状伝送路の伝送能
力に対してこれに接続されているデータ伝送制御
装置内部のメツセージ処理能力が低いと、各各の
データ伝送制御装置内部のメツセージ受信処理能
力オーバーとなり、受信バツフアの不足をきたし
て受信メツセージの欠損を生じることがある。こ
れはループ内の１台以上のデータ伝送制御装置が
あるタイミングで同時に送信メツセージを発生
し、かつデータ伝送制御装置内部の受信バツフア
が上記メツセージの格納不足を生じさせることが
想定される場合である。
一般にループ状伝送路のスループツトはデータ伝
送制御装置自体のスループツトに比べて数10倍な
いし数100倍程度高い。このようなループ状伝送
路に接続されたデータ伝送制御装置間で任意のタ
イミングで発生したメツセージを同報通信等によ
つて送受信する場合に、ループ状伝送路の伝送能
力に対してこれに接続されているデータ伝送制御
装置内部のメツセージ処理能力が低いと、各各の
データ伝送制御装置内部のメツセージ受信処理能
力オーバーとなり、受信バツフアの不足をきたし
て受信メツセージの欠損を生じることがある。こ
れはループ内の１台以上のデータ伝送制御装置が
あるタイミングで同時に送信メツセージを発生
し、かつデータ伝送制御装置内部の受信バツフア
が上記メツセージの格納不足を生じさせることが
想定される場合である。
従来このような問題点の対策としては、各デー
タ伝送制御装置の受信能力をオーバーしないよう
にデータ伝送制御装置内部の送信性能を低下させ
る方式をとり、より具体的には１つのデータ伝送
制御装置の受信性能をループ内のデータ伝送制御
装置台数で割算した性能が各データ伝送制御装置
の送信性能となるように適当な手段で固定的イン
ターバルをとつて送信していた。しかしこの従来
方式では、ループ内に接続されているデータ伝送
制御装置台数のうち実際に送信実行している装置
台数が少ない場合も多い場合も全て固定的インタ
ーバルがとられるため、実際に送信実行している
装置台数が少ないほどループの伝送効率が低下す
る問題点があつた。
タ伝送制御装置の受信能力をオーバーしないよう
にデータ伝送制御装置内部の送信性能を低下させ
る方式をとり、より具体的には１つのデータ伝送
制御装置の受信性能をループ内のデータ伝送制御
装置台数で割算した性能が各データ伝送制御装置
の送信性能となるように適当な手段で固定的イン
ターバルをとつて送信していた。しかしこの従来
方式では、ループ内に接続されているデータ伝送
制御装置台数のうち実際に送信実行している装置
台数が少ない場合も多い場合も全て固定的インタ
ーバルがとられるため、実際に送信実行している
装置台数が少ないほどループの伝送効率が低下す
る問題点があつた。
本発明の目的は上記した従来技術の問題点を解
決し、ループ式データ伝送システムの任意のデー
タ伝送制御装置からのメツセージを同報通信する
さい等に送信を行なうデータ伝送制御装置が他の
データ伝送制御装置の台数を意識せずに送信して
も常にループ内の伝送性能を満たすように自動的
に制御して伝送効率を向上できるループ式データ
伝送制御装置を提供するにある。
決し、ループ式データ伝送システムの任意のデー
タ伝送制御装置からのメツセージを同報通信する
さい等に送信を行なうデータ伝送制御装置が他の
データ伝送制御装置の台数を意識せずに送信して
も常にループ内の伝送性能を満たすように自動的
に制御して伝送効率を向上できるループ式データ
伝送制御装置を提供するにある。
本発明は、ループ式データ伝送システムにおい
ては各データ伝送制御装置が伝送路の上流から送
られてくる伝送路占有許可信号トークンを検出し
てから当該データ伝送制御装置からの送信メツセ
ージを送るという方式の原点に着目し、各データ
伝送制御装置がデータ伝送制御装置の受信能力に
見合つた時間間隔で送信メツセージを送信できる
ように伝送路占有許可信号トークンを受信能力に
見合つた時間間隔で送出させようとするもので、
より具体的にはあるデータ伝送制御装置が他のデ
ータ伝送制御装置へ送信データを送出する時に当
該装置より上流の１台以上所定台数（この台数は
システムの性能と関連で決定される）のデータ伝
送制御装置が既に当該装置と同じ相手データ伝送
制御装置に送信メツセージを送信中であるのを認
識したら、当該装置の送信メツセージを送出した
後には後続のデータ伝送制御装置が引き続いて同
じ相手データ伝送制御装置へ送信メツセージを送
出するのをある一定時間だけ避けさせるように当
該装置からの伝送路許可信号トークン送出をある
一定時間間隔（システムの性能との関連で決定さ
れる）だけ遅らせるようにしたループ式データ伝
送制御装置である。
ては各データ伝送制御装置が伝送路の上流から送
られてくる伝送路占有許可信号トークンを検出し
てから当該データ伝送制御装置からの送信メツセ
ージを送るという方式の原点に着目し、各データ
伝送制御装置がデータ伝送制御装置の受信能力に
見合つた時間間隔で送信メツセージを送信できる
ように伝送路占有許可信号トークンを受信能力に
見合つた時間間隔で送出させようとするもので、
より具体的にはあるデータ伝送制御装置が他のデ
ータ伝送制御装置へ送信データを送出する時に当
該装置より上流の１台以上所定台数（この台数は
システムの性能と関連で決定される）のデータ伝
送制御装置が既に当該装置と同じ相手データ伝送
制御装置に送信メツセージを送信中であるのを認
識したら、当該装置の送信メツセージを送出した
後には後続のデータ伝送制御装置が引き続いて同
じ相手データ伝送制御装置へ送信メツセージを送
出するのをある一定時間だけ避けさせるように当
該装置からの伝送路許可信号トークン送出をある
一定時間間隔（システムの性能との関連で決定さ
れる）だけ遅らせるようにしたループ式データ伝
送制御装置である。
以下に本発明の一実施例を第１図ないし第６図
により説明する。
により説明する。
第１図は本発明によるループ式データ伝送制御
装置の一実施例を示すループ式データ伝送システ
ムの一般的なシステム構成図である。第１図にお
いて、１は端末や計算機等の通信を可能にするデ
ータ伝送制御装置（ST1〜ST6）、２はデータ伝
送制御装置１を接続して信号を伝えるループ状伝
送路である。
装置の一実施例を示すループ式データ伝送システ
ムの一般的なシステム構成図である。第１図にお
いて、１は端末や計算機等の通信を可能にするデ
ータ伝送制御装置（ST1〜ST6）、２はデータ伝
送制御装置１を接続して信号を伝えるループ状伝
送路である。
第２図は第１図のループ状伝送路２上データ伝
送制御装置１（ST1〜ST6）間でメツセージの送
受信に使用するHDLC形式のフレーム構成図であ
る。第２図において、Ｆはフレームの開始と終了
を示す特有の８ビツトコードのフラグ、DAは送
信する相手のデータ伝送制御装置１のアドレスを
示す送信先ステーシヨンアドレス、Ｃは各種制御
に用い本発明には特に関係しないコントロールコ
マンド、SAは送信したデータ伝送制御装置のア
ドレスを示す送信元ステーシヨンアドレス、
DATAはメツセージ情報、FCSはそのフレーム
の誤りをチエツクして誤りがあればそのフレーム
は捨てられる誤りチエツクパターンである。
送制御装置１（ST1〜ST6）間でメツセージの送
受信に使用するHDLC形式のフレーム構成図であ
る。第２図において、Ｆはフレームの開始と終了
を示す特有の８ビツトコードのフラグ、DAは送
信する相手のデータ伝送制御装置１のアドレスを
示す送信先ステーシヨンアドレス、Ｃは各種制御
に用い本発明には特に関係しないコントロールコ
マンド、SAは送信したデータ伝送制御装置のア
ドレスを示す送信元ステーシヨンアドレス、
DATAはメツセージ情報、FCSはそのフレーム
の誤りをチエツクして誤りがあればそのフレーム
は捨てられる誤りチエツクパターンである。
第３図は本発明によるループ式データ伝送制御
装置１（第１図）の一実施例を示すブロツク構成
図である。第３図において、３はループ状伝送路
２からの受信信号を復調再生する受信器、４は送
信データを変調してループ状伝送路２に送出する
送信器、５はHDLC制御回路、６はマイクロプロ
セツサ（MPU）、７は本データ伝送制御装置１を
マイクロプロセツサ７により制御するためのマイ
クロプログラムが格納されているメモリ
（ROM）、８は受信データおよび送信データを格
納するメモリ（RAM）、９は入力ポート（PPI）、
１０は送信データの選択信号生成回路をなすセレ
クタ制御回路（CTL）、１１は送信データの選択
回路をなすマルチプレクサ（MPX）、１２は特殊
パターン・トークンの伝送路の空きを示す伝送路
占有許可信号トークン（POL）パターンを発生
するPOLパターン発生回路（POLGEN）、１３
は特殊パターン・トークンの伝送路を占有したの
を示す伝送路占有表示信号トークン（RSV）パ
ターンを発生するRSVパターン発生回路（RSV
GEN）、１４は特殊パターン・トークンの
ROL／RSVパターンを検出するパターン検出器
（RAT DET）、１５はマイクロプロセツサ６へ
の割込み信号、１６はマイクロプロセツサ６に関
連する回路を接続するマイクロコンピユータ・バ
スである。
装置１（第１図）の一実施例を示すブロツク構成
図である。第３図において、３はループ状伝送路
２からの受信信号を復調再生する受信器、４は送
信データを変調してループ状伝送路２に送出する
送信器、５はHDLC制御回路、６はマイクロプロ
セツサ（MPU）、７は本データ伝送制御装置１を
マイクロプロセツサ７により制御するためのマイ
クロプログラムが格納されているメモリ
（ROM）、８は受信データおよび送信データを格
納するメモリ（RAM）、９は入力ポート（PPI）、
１０は送信データの選択信号生成回路をなすセレ
クタ制御回路（CTL）、１１は送信データの選択
回路をなすマルチプレクサ（MPX）、１２は特殊
パターン・トークンの伝送路の空きを示す伝送路
占有許可信号トークン（POL）パターンを発生
するPOLパターン発生回路（POLGEN）、１３
は特殊パターン・トークンの伝送路を占有したの
を示す伝送路占有表示信号トークン（RSV）パ
ターンを発生するRSVパターン発生回路（RSV
GEN）、１４は特殊パターン・トークンの
ROL／RSVパターンを検出するパターン検出器
（RAT DET）、１５はマイクロプロセツサ６へ
の割込み信号、１６はマイクロプロセツサ６に関
連する回路を接続するマイクロコンピユータ・バ
スである。
この構成で、まず一般動作を説明すると、ルー
プ状伝送路２からの受信信号は受信器３を通して
復調再生され、HDLC制御回路５に入力されて受
信フレームとして構成される。また同時に受信器
３の受信データからパターン検出器１４により特
殊パターン・トークンのPOL／RSVパターンが
検出され、その検出信号が送信データの選択回路
（マルチプレクサ）１１の選択信号生成回路（セ
レクタ制御回路）１０およびマイクロプロセツサ
６がそのステータス情報としてみることのできる
入力ポート９へ入力される。上記HDLC制御回路
５で構成されたフレーム形式の受信データが本デ
ータ伝送制御装置１宛のデータである場合には、
上記HDLC制御回路５にあらかじめ登録してある
メモリ８内の受信バツフアに格納されるととも
に、HDLC制御回路５はHDLCフレームの終了フ
ラグＦ（第２図）まで受信した時にマイクロプロ
セツサ６に割込み信号１５をオンして連結する。
また上記受信器３で復調再生された受信データは
そのままマルチプレクサ１１を通し、送信器４に
より変調されて伝送路２へ送出される。なお本デ
ータ伝送制御装置宛のデータでない場合には、メ
モリ８内の受信バツフアには格納されずに本装置
からは捨てられる。
プ状伝送路２からの受信信号は受信器３を通して
復調再生され、HDLC制御回路５に入力されて受
信フレームとして構成される。また同時に受信器
３の受信データからパターン検出器１４により特
殊パターン・トークンのPOL／RSVパターンが
検出され、その検出信号が送信データの選択回路
（マルチプレクサ）１１の選択信号生成回路（セ
レクタ制御回路）１０およびマイクロプロセツサ
６がそのステータス情報としてみることのできる
入力ポート９へ入力される。上記HDLC制御回路
５で構成されたフレーム形式の受信データが本デ
ータ伝送制御装置１宛のデータである場合には、
上記HDLC制御回路５にあらかじめ登録してある
メモリ８内の受信バツフアに格納されるととも
に、HDLC制御回路５はHDLCフレームの終了フ
ラグＦ（第２図）まで受信した時にマイクロプロ
セツサ６に割込み信号１５をオンして連結する。
また上記受信器３で復調再生された受信データは
そのままマルチプレクサ１１を通し、送信器４に
より変調されて伝送路２へ送出される。なお本デ
ータ伝送制御装置宛のデータでない場合には、メ
モリ８内の受信バツフアには格納されずに本装置
からは捨てられる。
第４図は第３図の本データ伝送制御装置のデー
タ送信の一般動作のメカニズムを示すフローチヤ
ートである。第４図により第３図のデータ送信の
一般動作を説明すると、本データ伝送制御装置１
が他のデータ伝送制御装置に対してデータを送信
する要求が発生した時に、受信データからPOL
パターンを検出したら直ちにこれをRSVパター
ンに変換して伝送路２を占有したことを表示した
後、送信データをメモリ８からHDLC制御回路５
を経由しマルチプレクサ１１を通して送信器４よ
り伝送路２に送出する。このデータの送出が完了
したら、POLパターンを選択して送出する。以
上と一般動作の繰返しにより、ループ上の各デー
タ伝送制御装置が全て平均的にデータの送受信を
行なうことができる。
タ送信の一般動作のメカニズムを示すフローチヤ
ートである。第４図により第３図のデータ送信の
一般動作を説明すると、本データ伝送制御装置１
が他のデータ伝送制御装置に対してデータを送信
する要求が発生した時に、受信データからPOL
パターンを検出したら直ちにこれをRSVパター
ンに変換して伝送路２を占有したことを表示した
後、送信データをメモリ８からHDLC制御回路５
を経由しマルチプレクサ１１を通して送信器４よ
り伝送路２に送出する。このデータの送出が完了
したら、POLパターンを選択して送出する。以
上と一般動作の繰返しにより、ループ上の各デー
タ伝送制御装置が全て平均的にデータの送受信を
行なうことができる。
つぎに第５図は第３図の本データ伝送制御装置
のデータ送信の本発明によるPOLパターン送出
を遅らせる方式の動作のメカニズムを例示するフ
ローチヤートである。第５図により第３図のデー
タ送信の本方式の動作を説明すると、HDLC制御
回路５は常に受信フレーム中の送信先ステーシヨ
ンアドレスDA（第２図）を監視していて最新の
１つ（一般に所要数）の送信先ステーシヨンアド
レスDAすなわち上流の既にデータを送出してい
るデータ伝送制御装置１のうちで当該データ伝送
制御装置１に最も近い１つ（一般に所定数）のデ
ータ伝送制御装置１の送出したフレーム中の送信
先ステーシヨンアドレスDAをメモリ８の受信バ
ツフアに記憶している。この状態で本データ伝送
制御装置１が他のデータ制御装置に対してデータ
を送信する要求が発生した時には、上記最新の１
つの送信先ステーシヨンアドレスDAの受信フレ
ームの後にダミーデータを検出した否かをチエツ
クして、これを検出したならばダミーフラグをオ
ンさせる。このダミーデータは例えば全て１パタ
ーンであつて、フレームをなさないので意味のな
いデータとして扱われるもので、フレームとフレ
ームとの間に意味のあるデータが何も流れない場
合にこのダミーデータが流れるようにデータ伝送
制御装置１のHDLC制御回路５は構成されてい
る。ついで受信データからPOLパターンを検出
したら上記のように直ちにPOLパターンをRSV
パターンに変換して送信データを送出する。その
データ送信完了後に、先に記憶していた最新の１
つ（一般に所定数）の送信先ステーシヨンアドレ
スDAを本データ伝送制御装置１が送信したフレ
ームの送信先ステーシヨンアドレスDAと比較し
て最新の１つ（一般に所定数）が一致しており、
かつダミーフラグがオンでなかつたならば、
HDLC制御回路５から所定バイト分のダミーデー
タを送出した後、POLパターンを送出する。ま
たこれ以外であれば、第４図と同様に直ちに
POLパターンを送出する。
のデータ送信の本発明によるPOLパターン送出
を遅らせる方式の動作のメカニズムを例示するフ
ローチヤートである。第５図により第３図のデー
タ送信の本方式の動作を説明すると、HDLC制御
回路５は常に受信フレーム中の送信先ステーシヨ
ンアドレスDA（第２図）を監視していて最新の
１つ（一般に所要数）の送信先ステーシヨンアド
レスDAすなわち上流の既にデータを送出してい
るデータ伝送制御装置１のうちで当該データ伝送
制御装置１に最も近い１つ（一般に所定数）のデ
ータ伝送制御装置１の送出したフレーム中の送信
先ステーシヨンアドレスDAをメモリ８の受信バ
ツフアに記憶している。この状態で本データ伝送
制御装置１が他のデータ制御装置に対してデータ
を送信する要求が発生した時には、上記最新の１
つの送信先ステーシヨンアドレスDAの受信フレ
ームの後にダミーデータを検出した否かをチエツ
クして、これを検出したならばダミーフラグをオ
ンさせる。このダミーデータは例えば全て１パタ
ーンであつて、フレームをなさないので意味のな
いデータとして扱われるもので、フレームとフレ
ームとの間に意味のあるデータが何も流れない場
合にこのダミーデータが流れるようにデータ伝送
制御装置１のHDLC制御回路５は構成されてい
る。ついで受信データからPOLパターンを検出
したら上記のように直ちにPOLパターンをRSV
パターンに変換して送信データを送出する。その
データ送信完了後に、先に記憶していた最新の１
つ（一般に所定数）の送信先ステーシヨンアドレ
スDAを本データ伝送制御装置１が送信したフレ
ームの送信先ステーシヨンアドレスDAと比較し
て最新の１つ（一般に所定数）が一致しており、
かつダミーフラグがオンでなかつたならば、
HDLC制御回路５から所定バイト分のダミーデー
タを送出した後、POLパターンを送出する。ま
たこれ以外であれば、第４図と同様に直ちに
POLパターンを送出する。
また第６図は第１図ないし第３図の第４図およ
び第５図のフローチヤートによるデータ送受信を
例示するタイムチヤートで、第１図のループ伝送
システムのデータ伝送制御装置１の受信能力が連
続２（一般に複数）装置分であることすなわち上
流のデータ伝送制御装置１の最多２（一般に複
数）装置が送出するフレームの和まで受信側のデ
ータ伝送制御装置１が受信バツフアをオーバする
ことなく処理できることを想定して、データ伝送
制御装置１（ST2〜ST5）が連続的に全てデータ
伝送装置１（ST6）に対してデータを送出する場
合を一例として示している。第６図において、上
流のデータ伝送制御装置１（ST1）から送られる
POLパターンをデータ伝送制御装置１（ST2）が
受信すると、POLパターンをRSVパターンに変
換して送出後に当該データ伝送制御装置１
（ST2）から送信先データ伝送制御装置１（ST6）
への送信データを送出した後にPOLパターンを
送出する（第４図）。このデータ伝送制御装置１
（ST2）から送られる情報をデータ伝送制御装置
１（ST3）が受信すると、RSVパターンおよび
送信元データ伝送制御装置１（ST2）からデータ
伝送制御装置１（ST6）宛のデータをそのまま送
出した後、POLパターンをRSVパターンに変換
して送出後に当該データ伝送制御装置１（ST3）
から送信先データ伝送制御装置１（ST6）への送
信データを送出した後にダミーデータを一定時間
間隔だけ送出してからPOLパターンを送出する
（第５図、ダミーフラグがオフ）。このデータ伝送
制御装置１（ST3）から送られる情報をデータ伝
送制御装置１（ST4）が受信すると、RSVパタ
ーンおよび送信元データ伝送制御装置１（ST2，
ST3）からデータ伝送制御装置１（ST6）宛のデ
ータおよびダミーデータをそのまま送出した後、
POLパターンをRSVパターンに変換して送出後
に当該データ伝送装置１（ST4）から送信先デー
タ伝送制御装置１（ST6）への送信データを送出
した後に直ちにPOLパターンを送出する（第５
図、ダミーフラグがオン）。このデータ伝送制御
装置１（ST4）から送られる情報をデータ伝送制
御装置１（ST5）が受信すると、RSVパターン
および送信元データ伝送制御装置１（ST2〜
ST4）およびダミーデータはそのまま送出した
後、POLパターンをRSVパターンに変換して送
出後に当該データ伝送制御装置１（ST5）から送
信先データ伝送制御装置１（ST6）への送信デー
タを送出した後にダミーデータを一定時間間隔だ
け送出してからPOLパターンを送出する（第５
図、ダミーフラグがオフ）。このデータ伝送制御
装置１（ST5）から送られる情報を受信側のデー
タ伝送制御装置１（ST6）が受信すると、送信元
データ伝送制御装置１（ST2，ST3）および同装
置１（ST4，ST5）からの連続２（一般に複数）
装置分のデータずつ一定時間間隔のダミーデータ
を隔てて受信し、これをメモリ８内の受信バツフ
アに格納する。
び第５図のフローチヤートによるデータ送受信を
例示するタイムチヤートで、第１図のループ伝送
システムのデータ伝送制御装置１の受信能力が連
続２（一般に複数）装置分であることすなわち上
流のデータ伝送制御装置１の最多２（一般に複
数）装置が送出するフレームの和まで受信側のデ
ータ伝送制御装置１が受信バツフアをオーバする
ことなく処理できることを想定して、データ伝送
制御装置１（ST2〜ST5）が連続的に全てデータ
伝送装置１（ST6）に対してデータを送出する場
合を一例として示している。第６図において、上
流のデータ伝送制御装置１（ST1）から送られる
POLパターンをデータ伝送制御装置１（ST2）が
受信すると、POLパターンをRSVパターンに変
換して送出後に当該データ伝送制御装置１
（ST2）から送信先データ伝送制御装置１（ST6）
への送信データを送出した後にPOLパターンを
送出する（第４図）。このデータ伝送制御装置１
（ST2）から送られる情報をデータ伝送制御装置
１（ST3）が受信すると、RSVパターンおよび
送信元データ伝送制御装置１（ST2）からデータ
伝送制御装置１（ST6）宛のデータをそのまま送
出した後、POLパターンをRSVパターンに変換
して送出後に当該データ伝送制御装置１（ST3）
から送信先データ伝送制御装置１（ST6）への送
信データを送出した後にダミーデータを一定時間
間隔だけ送出してからPOLパターンを送出する
（第５図、ダミーフラグがオフ）。このデータ伝送
制御装置１（ST3）から送られる情報をデータ伝
送制御装置１（ST4）が受信すると、RSVパタ
ーンおよび送信元データ伝送制御装置１（ST2，
ST3）からデータ伝送制御装置１（ST6）宛のデ
ータおよびダミーデータをそのまま送出した後、
POLパターンをRSVパターンに変換して送出後
に当該データ伝送装置１（ST4）から送信先デー
タ伝送制御装置１（ST6）への送信データを送出
した後に直ちにPOLパターンを送出する（第５
図、ダミーフラグがオン）。このデータ伝送制御
装置１（ST4）から送られる情報をデータ伝送制
御装置１（ST5）が受信すると、RSVパターン
および送信元データ伝送制御装置１（ST2〜
ST4）およびダミーデータはそのまま送出した
後、POLパターンをRSVパターンに変換して送
出後に当該データ伝送制御装置１（ST5）から送
信先データ伝送制御装置１（ST6）への送信デー
タを送出した後にダミーデータを一定時間間隔だ
け送出してからPOLパターンを送出する（第５
図、ダミーフラグがオフ）。このデータ伝送制御
装置１（ST5）から送られる情報を受信側のデー
タ伝送制御装置１（ST6）が受信すると、送信元
データ伝送制御装置１（ST2，ST3）および同装
置１（ST4，ST5）からの連続２（一般に複数）
装置分のデータずつ一定時間間隔のダミーデータ
を隔てて受信し、これをメモリ８内の受信バツフ
アに格納する。
なお上記の第５図および第６図による動作説明
では、データ伝送制御装置１の受信能力が連続２
装置分である場合すなわち受信側は最多２装置が
送出するフレームの和まで受信バツフアをオーバ
することなく処理できる場合を想定しているが、
一般に受信能力が連続２以上複数装置分である場
合すなわち受信側は最多２以上複数装置が送出す
るフレームの和まで受信バツフアをオーバするこ
となく処理できる場合を想定した時にはそれに対
応してダミーデータを挿入する位置あるいはダミ
ーデータの長さが変つてくる。
では、データ伝送制御装置１の受信能力が連続２
装置分である場合すなわち受信側は最多２装置が
送出するフレームの和まで受信バツフアをオーバ
することなく処理できる場合を想定しているが、
一般に受信能力が連続２以上複数装置分である場
合すなわち受信側は最多２以上複数装置が送出す
るフレームの和まで受信バツフアをオーバするこ
となく処理できる場合を想定した時にはそれに対
応してダミーデータを挿入する位置あるいはダミ
ーデータの長さが変つてくる。
つぎに本発明のデータ伝送制御装置による伝送
効率の一例を従来装置と比較して説明する。いま
ループ伝送路２に接続されるデータ伝送制御装置
１の台数を10台、１台のデータ伝送制御装置１の
受信性能を20KByte／ｓ、特定１台のデータ伝
送制御装置１に対して実際に送信を実行している
データ伝送制御装置１の台数が６台であるとす
る。この場合にまず従来のデータ伝送制御装置の
受信性能をループ内のデータ伝送制御装置の台数
で割算した性能をデータ伝送制御装置の送信性能
とする方式では、データ伝送制御装置の送信性能
（固定的インターバルを含んだ性能）は
20KByte／ｓ／10＝2KByte／ｓとなり、特定１
台の装置に対して送信実行している装置が６台の
場合の伝送効率は2KByte／ｓ×６＝12KByte／
ｓとなる。これに対して本発明の例えば２台のデ
ータ伝送制御装置１が連続的に送信した後にイン
ターバル（例えば20KByte／ｓのインターバル）
をあけて（POLパターン送出を遅らせて）次の
２台のデータ伝送制御装置１が連続的に送信する
方式では、その伝送効率は10KByte／ｓ×６−
20KByte／ｓ×２＝20KByte／ｓとなり、従来
装置の1.6倍に向上する。なお装置台数がさらに
多数の場合には本発明の装置による伝送効率の向
上はさらに顕著になる。
効率の一例を従来装置と比較して説明する。いま
ループ伝送路２に接続されるデータ伝送制御装置
１の台数を10台、１台のデータ伝送制御装置１の
受信性能を20KByte／ｓ、特定１台のデータ伝
送制御装置１に対して実際に送信を実行している
データ伝送制御装置１の台数が６台であるとす
る。この場合にまず従来のデータ伝送制御装置の
受信性能をループ内のデータ伝送制御装置の台数
で割算した性能をデータ伝送制御装置の送信性能
とする方式では、データ伝送制御装置の送信性能
（固定的インターバルを含んだ性能）は
20KByte／ｓ／10＝2KByte／ｓとなり、特定１
台の装置に対して送信実行している装置が６台の
場合の伝送効率は2KByte／ｓ×６＝12KByte／
ｓとなる。これに対して本発明の例えば２台のデ
ータ伝送制御装置１が連続的に送信した後にイン
ターバル（例えば20KByte／ｓのインターバル）
をあけて（POLパターン送出を遅らせて）次の
２台のデータ伝送制御装置１が連続的に送信する
方式では、その伝送効率は10KByte／ｓ×６−
20KByte／ｓ×２＝20KByte／ｓとなり、従来
装置の1.6倍に向上する。なお装置台数がさらに
多数の場合には本発明の装置による伝送効率の向
上はさらに顕著になる。
以上のように本実施例によれば、ループ伝送路
上に接続されたデータ伝送制御装置から任意のタ
イミングで同報通信のデータを送ぞ時、あるいは
同一のデータ伝送制御装置に複数のデータ伝送制
御装置から連続的にデータを送る時に、各データ
伝送制御装置が最適な受信処理を行なえるように
送信側のデータ伝送制御装置が自動的にPOLパ
ターンの送出時期を遅らせているため、伝送シス
テムの伝送効率が大幅に向上できる。
上に接続されたデータ伝送制御装置から任意のタ
イミングで同報通信のデータを送ぞ時、あるいは
同一のデータ伝送制御装置に複数のデータ伝送制
御装置から連続的にデータを送る時に、各データ
伝送制御装置が最適な受信処理を行なえるように
送信側のデータ伝送制御装置が自動的にPOLパ
ターンの送出時期を遅らせているため、伝送シス
テムの伝送効率が大幅に向上できる。
以上の説明のように本発明のループ式データ伝
送制御装置によれば、ループ状伝送路で同報通信
を実施する場合などに、送信時のデータ伝送制御
装置で自動的にデータの送信の時間間隔を制御で
きるため従来装置に比べてループ状伝送路の性能
が大幅に向上できる効果がある。
送制御装置によれば、ループ状伝送路で同報通信
を実施する場合などに、送信時のデータ伝送制御
装置で自動的にデータの送信の時間間隔を制御で
きるため従来装置に比べてループ状伝送路の性能
が大幅に向上できる効果がある。
第１図は本発明によるループ式データ伝送制御
装置の一実施例を示すシステム構成図、第２図は
第１図のHDLC形式フレーム構成図、第３図は本
発明によるループ式データ伝送制御装置の一実施
例を示すブロツク構成図、第４図は第３図の一般
動作のフローチヤート、第５図は同じくの本発明
によるPOLパターンを遅らせる動作のフローチ
ヤート、第６図は同じくタイムチヤートである。 １……データ伝送制御装置、２……ループ伝送
路、３……受信器、４……送信器、５……HDLC
制御回路、６……マイクロプロセツサ（MPU）、
７……メモリ（ROM）、８……メモリ（RAM）、
１０……セレクタ制御回路（選択信号生成回路）、
１１……マルチプレクサ（送信データ選択回路）、
１２……POLパターン発生回路、１３……RSV
パターン発生回路、１４……POL／RSVパター
ン検出器。
装置の一実施例を示すシステム構成図、第２図は
第１図のHDLC形式フレーム構成図、第３図は本
発明によるループ式データ伝送制御装置の一実施
例を示すブロツク構成図、第４図は第３図の一般
動作のフローチヤート、第５図は同じくの本発明
によるPOLパターンを遅らせる動作のフローチ
ヤート、第６図は同じくタイムチヤートである。 １……データ伝送制御装置、２……ループ伝送
路、３……受信器、４……送信器、５……HDLC
制御回路、６……マイクロプロセツサ（MPU）、
７……メモリ（ROM）、８……メモリ（RAM）、
１０……セレクタ制御回路（選択信号生成回路）、
１１……マルチプレクサ（送信データ選択回路）、
１２……POLパターン発生回路、１３……RSV
パターン発生回路、１４……POL／RSVパター
ン検出器。
Claims (1)
- 【特許請求の範囲】 １ ループ状伝送路と、該伝送路に接続される複
数台のデータ伝送制御装置とから構成されるルー
ブ式データ伝送システムにおいて、上記データ伝
送制御装置は送信要求時に伝送路上流からの伝送
路占有許可信号トークンを受信すると伝送路占有
表示信号トークンを送出する手段と、上記伝送路
占有表示信号トークン送出後に当該データ伝送制
御装置からの送信データを送出する手段と、上流
のデータ伝送制御装置が既に送出している送信デ
ータの送信先データ伝送制御装置アドレスを検出
する手段と、該検出した少なくとも１台以上所定
台数の上流データ伝送制御装置からの同一アドレ
スと当該データ伝送制御装置が送信データを送出
する送信先データ伝送制御装置アドレスとが一致
していれば上記送信データ送出後に所定時間間隔
ダミーデータを送出したのち伝送路占有許可信号
トークンを送出するとともに一致していなければ
上記送信データ送出後に直ちに伝送路占有許可信
号トークンを送出する手段とを設けたループ式デ
ータ伝送制御装置。 ２ ループ状伝送路と、該伝送路に接続される複
数台のデータ伝送制御装置とから構成されるルー
プ式データ伝送システムにおいて、上記データ伝
送制御装置は送信要求時に伝送路上流からの伝送
路占有許可信号トークンを受信すると伝送路占有
表示信号トークンを送出する手段と、上記伝送路
占有表示信号トークン送出後に当該データ伝送制
御装置からの送信データを送出する手段と、上流
のデータ伝送制御装置が既に送出している送信デ
ータの送信先データ伝送制御装置アドレスおよび
送信データの後にダミーデータを送出しているか
否かを検出する手段と、該検出した少なくとも１
台以上所定台数の上流データ伝送制御装置からの
同一アドレスと当該データ伝送制御装置が送出す
る送信先データ伝送制御装置アドレスとが一致し
ていてかつダミーデータが送出されていなければ
上記送信データ送出後に所定時間間隔ダミーデー
タを送出したのち伝送路占有許可信号トークンを
送出するとともにそれ以外であれば上記送信デー
タ送出後に直ちに伝送路占有許可信号トークンを
送出する手段とを設けたループ式データ伝送制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201478A JPS6180926A (ja) | 1984-09-28 | 1984-09-28 | ル−プ式デ−タ伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201478A JPS6180926A (ja) | 1984-09-28 | 1984-09-28 | ル−プ式デ−タ伝送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180926A JPS6180926A (ja) | 1986-04-24 |
| JPH0319742B2 true JPH0319742B2 (ja) | 1991-03-15 |
Family
ID=16441733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201478A Granted JPS6180926A (ja) | 1984-09-28 | 1984-09-28 | ル−プ式デ−タ伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180926A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2557699Y2 (ja) * | 1991-03-29 | 1997-12-10 | 株式会社豊田自動織機製作所 | 紡機における単錘駆動モータの接点装置 |
-
1984
- 1984-09-28 JP JP59201478A patent/JPS6180926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6180926A (ja) | 1986-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4726027A (en) | Data retransmitting method in communication network | |
| US5379292A (en) | Apparatus having priority order storages for recovery from failure of multiplex data transmission | |
| JPS6276840A (ja) | ノ−ド装置 | |
| JP3691654B2 (ja) | ネットワークトラフィック優先順位決定方法 | |
| JPH0758482B2 (ja) | バスシステム | |
| US5844953A (en) | Method for common transmission of digital source and control data between data sources and data sinks connected through data lines | |
| JPH0319742B2 (ja) | ||
| KR100226781B1 (ko) | 노드(node)인식(recognition)방법 | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JPH04127738A (ja) | ネットワークシステムと同報通信応答制御方法 | |
| JPS5972250A (ja) | 衝突検出処理装置 | |
| JP2542461B2 (ja) | 衝突検出型伝送方式 | |
| JP3334007B2 (ja) | 切換え式伝送装置 | |
| JP2563936B2 (ja) | ル−プ式通信方式 | |
| JPS645497B2 (ja) | ||
| JPH0378018B2 (ja) | ||
| JPH0666803B2 (ja) | デ−タ伝送システムにおける情報の伝送方法 | |
| JPS61278238A (ja) | 伝送装置端末のアドレス判定回路 | |
| JPH04355538A (ja) | パケット転送方式 | |
| JPH04179332A (ja) | データ伝送方式 | |
| JPH0740695B2 (ja) | ル−プ状ネツトワ−クの応答方法 | |
| JPH0683230B2 (ja) | 負荷制御装置 | |
| JPS647528B2 (ja) | ||
| JPS61228749A (ja) | 同報通信方式における誤り制御方式 | |
| JPH01223850A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |