JPH0320100U - - Google Patents
Info
- Publication number
- JPH0320100U JPH0320100U JP7695889U JP7695889U JPH0320100U JP H0320100 U JPH0320100 U JP H0320100U JP 7695889 U JP7695889 U JP 7695889U JP 7695889 U JP7695889 U JP 7695889U JP H0320100 U JPH0320100 U JP H0320100U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- defect information
- redundant circuit
- test device
- output pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 claims description 5
- 230000002950 deficient Effects 0.000 claims description 3
- 238000011990 functional testing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
Description
第１図はこの考案の一実施例による冗長回路付
メモリＩＣのテスト装置の不良セル検出部分の構
成を示す説明図、第２図は従来の冗長回路付メモ
リＩＣのテスト装置の不良セル検出部分の構成を
示す説明図である。 図において、１ａ〜１ｄは冗長回路付メモリＩ
Ｃの不良情報、２はキヤツチラム、３はＸフエイ
ルビツトカウンタ、４はＹフエイルビツトカウン
タ、５はアドレス、６は論理和回路、７ａ，７ｂ
は論理和された信号を示す。なお、図中、同一符
号は同一、又は相当部分を示す。
メモリＩＣのテスト装置の不良セル検出部分の構
成を示す説明図、第２図は従来の冗長回路付メモ
リＩＣのテスト装置の不良セル検出部分の構成を
示す説明図である。 図において、１ａ〜１ｄは冗長回路付メモリＩ
Ｃの不良情報、２はキヤツチラム、３はＸフエイ
ルビツトカウンタ、４はＹフエイルビツトカウン
タ、５はアドレス、６は論理和回路、７ａ，７ｂ
は論理和された信号を示す。なお、図中、同一符
号は同一、又は相当部分を示す。
Claims (1)
- 冗長回路付メモリＩＣの機能試験を実施し、そ
の不良情報を記憶するメモリと、上記不良情報メ
モリの任意の領域の行および列方向の不良ビツト
数を計数できるカウンタを持つテスト装置におい
て、試験される冗長回路付メモリＩＣが複数の出
力ピンを持つ場合、指定した出力ピン間の不良情
報についての論理和を、上記不良情報メモリに記
憶することを可能とした冗長回路付メモリＩＣの
テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695889U JPH0320100U (ja) | 1989-06-28 | 1989-06-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695889U JPH0320100U (ja) | 1989-06-28 | 1989-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0320100U true JPH0320100U (ja) | 1991-02-27 |
Family
ID=31618896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7695889U Pending JPH0320100U (ja) | 1989-06-28 | 1989-06-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0320100U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007152719A (ja) * | 2005-12-05 | 2007-06-21 | Nippon Shikan Kogyo Kk | 紙管の製造装置及び製造方法 |
-
1989
- 1989-06-28 JP JP7695889U patent/JPH0320100U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007152719A (ja) * | 2005-12-05 | 2007-06-21 | Nippon Shikan Kogyo Kk | 紙管の製造装置及び製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002042495A5 (ja) | 冗長救済回路および半導体装置 | |
| JPH07262096A (ja) | メモリ装置とその製造、及び連続メモリのシミュレート法 | |
| JPS58101253U (ja) | マルチクロツク形アナライザ | |
| JPH02149165U (ja) | ||
| JPH0316080U (ja) | ||
| JPS6172800U (ja) | ||
| JPH0252165U (ja) | ||
| JP2586333Y2 (ja) | 半導体メモリ試験装置 | |
| JPS6112635Y2 (ja) | ||
| JPS6267793A (ja) | メモリ装置 | |
| JPS6399549A (ja) | メモリ集積回路装置 | |
| JPS6116652U (ja) | メモリデ−タ表示試験器 | |
| JPS60114978U (ja) | Ｉｃテスト装置 | |
| JPH0246246U (ja) | ||
| JPS6324800U (ja) | ||
| JPH0458764U (ja) | ||
| JPH02143984A (ja) | 半導体記憶装置 | |
| JPH0267436U (ja) | ||
| JPS6257837U (ja) | ||
| JPH0171400U (ja) | ||
| JPS63155548U (ja) | ||
| JPH01290042A (ja) | 試験診断方式 | |
| JPH0181782U (ja) | ||
| JPS58193400U (ja) | 集積回路 | |
| JPH01110383U (ja) |