JPH03201152A - 先取り制御方式 - Google Patents

先取り制御方式

Info

Publication number
JPH03201152A
JPH03201152A JP34272589A JP34272589A JPH03201152A JP H03201152 A JPH03201152 A JP H03201152A JP 34272589 A JP34272589 A JP 34272589A JP 34272589 A JP34272589 A JP 34272589A JP H03201152 A JPH03201152 A JP H03201152A
Authority
JP
Japan
Prior art keywords
data
signal
write data
data request
prefetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34272589A
Other languages
English (en)
Inventor
Yoshihisa Shibata
柴田 義久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP34272589A priority Critical patent/JPH03201152A/ja
Publication of JPH03201152A publication Critical patent/JPH03201152A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送装置に関し、特にデータ転送装置で
のライトデータの先取り時におけるデータ転送速度を制
御する先取り制御方式に関する。
〔従来の技術〕
従来、この種のデータ転送装置では、データオーバラン
対策のためにチャネルに多量のデータバッファが備えら
れており、ライトデータの転送時にはデータバッファに
ライトデータを先取りしてから入出力(I 10)イン
タフェース上のデータ転送を開始するようになっている
が、ライトデータの先取り中のチャネルへのデータ転送
速度はチャネルの転送能カー杯で行われていた。
(発明が解決しようとする!1113 上述した従来のデータ転送装置では、ライトデータの先
取り中にチャネルが最大能力でデータバソファが満杯に
なるまでデータ転送を行っていたので、ライトデータの
先取りが複数のチャネルで同時に発生すると、チャネル
制御部の処理がこれらのチャネルのために専有されてし
まい、他のチャネルからのデータ要求(リードおよびラ
イトのいずれの場合も)が長時間待たされてしまい、デ
ータオーバランが発生するという欠点がある。
本発明の目的は、上述の点に鑑み、ライトデータの先取
り中におけるチャネルのデータ要求間隔を長くして、ラ
イトデータの先取り中は同一のチャネルが必要以上のデ
ータ転送速度でデータ要求を実行しないようにして、ラ
イトデータの先取り中でない他のチャネルのデータ要求
に対する待合せ時間を短くしてデータオーバランの発生
を少なくするようにした先取り制御方式を提供すること
にある。
〔課題を解決するための手段〕
本発明の先取り制御方式は、入出力インタフェースを制
御する複数のチャネルと、これら複数のチャネルを多重
制御するチャネル制御部とを備えるデータ転送装置にお
いて、前記チャネルが、ライトデータの先取り中を表示
するライトデータ先取り中表示手段と、一定周期毎にタ
イムアウト信号を出力するタイマ手段と、このタイマ手
段からのタイムアウト信号によりセットされ前記チャネ
ル制御部からのリプライ信号によりリセットされるデー
タ要求有効表示手段と、前記ライトデータ先取り中表示
手段によりライトデータの先取り中が表示されている場
合に前記データ要求有効表示手段がリセット状態であれ
ば前記チャネル制御部に対するデータ要求信号をマスク
してライトデータの転送速度を所定値以下に抑えるマス
ク手段とを有する。
〔作用〕
本発明の先取り制御方式では、ライトデータ先取り中表
示手段がライトデータの先取り中を表示し、タイマ手段
が一定周期毎にタイムアウト信号を出力し、データ要求
有効表示手段がタイマ手段からのタイムアウト信号によ
りセットされチャネル制御部からのリプライ信号により
リセットされ、マスク手段がライトデータ先取り中表示
手段によりライトデータの先取り中が表示されている場
合にデータ要求有効表示手段かり・セント状態であれば
チャネル制御部に対するデータ要求信号をマスクしてラ
イトデータの転送速度を所定値以下に抑える。
〔実施例〕
次に、本発明について図面を参照して詳細Q説明する。
第1図は、本発明の一実施例に係る先取り制御方式が適
用されたデータ転送装置の構成を示すブロック図である
。このデータ転送装置は、主メモリlと、主メモリ1に
接続されたチャネル制御部2と、チャネル制御部2に接
続された複数のチャネル3と、チャネル3に接続された
周辺装置4とから、その主要部が構成されている。
チャネル3は、バッファ制御部lOと、ライトデータ先
取り中表示手段11と、タイマ手段12と、データ要求
有効表示手段であるデータ要求有効フリップフロップ1
3と、マスク手段14とを含んで構成されている。
バッファ制御部lOは、データバッファを内蔵していて
、データ要求信号24に対するチャネル制御部2からの
リプライ信号26に応じてライトデータ27をデータバ
ッファに格納する。また、バッファ制御部10は、I1
0インタフェース28を介して周辺装置E4との間のデ
ータ転送を制御する。
ライトデータ先取り中表示手段11は、バッファM御部
10からのセント/リセット信号21によりセットおよ
びリセットされ、セント中にライトデータ27の先取り
中を表示するライトデータ先取り表示信号23をオンに
してマスク手段4に出力する。
タイマ手段12は、一定周期毎にタイムアウト信号20
をデータ要求有効フリップフロップ13に出力する。
データ要求有効フリップフロップ13は、タイマ手段1
2からのタイムアウト信号20によりセントされ、チャ
ネル制御部2からのリプライ信号26によりリセットさ
れ、セント時にデータ要求有効信号22をオンにしてマ
スク手段14に出力する。
マスク手段14は、ライトデータ先取り中表示手段11
からのライトデータ先取り表示信号23がオンである間
は、データ要求有効フリップフロップ13からのデータ
要求有効18号22がオンであればバッファ制御部lO
からのデータ要求信号24をチャネル制御部2に対する
データ要求信号25として出力し、データ要求有効信号
22がオフであればバッファ制御部10からのデータ要
求信号24をマスクする。
次に、このように構成された先取り制御方式の動作につ
いて説明する。
まず、チャネル制御部2がチャネル3にライトデータ転
送(主メモリlから周辺装置4に対するデータ転送)を
指示すると、バッファ制御部lOは、セット/リセット
イε号21によりライトデータ先取り中表示手段11を
セントしてライトデータ先取り表示信号23をオンにし
、データ要求18号24によりライトデータ要求をマス
ク手段14に対して行う。
マスク手段14には、ライトデータ先取り中表示手段1
1からのライトデータ先取り表示信号23がオンであり
、かつタイマ手段12からのタイムアウト信号20によ
りデータ要求有効フリップフロツブ13からのデータ要
求有効信号22がオンとなっているため、データ要求信
号24をデータ要求信号25としてチャネル制御部2に
出力する。
チャネル制御部2は、データ要求信号25に応じて主メ
モリlからデータを読み出し、ライトデータ27として
バッファ制御部10に出力し、リプライ信号26をバッ
フ1ti11111部10およびデータ要求有効フリッ
プフロップ13に出力する。
データ要求有効フリップフロップ13は、リプライ信号
26によりリセットされて、データ要求有効信号22を
オフに反転させる。
バッファ制御部lOは、リプライ信号26に応じてライ
トデータ27を内部のデータバッファに格納し、データ
バッファに空きがある場合にはデータ要求信号24を再
出力して次のデータ要求を行う。
しかし、この時点では、データ要求有効フリップフロッ
プ13がリセットされてデータ要求有効信号22がオフ
になっているため、マスク手段14は、データ要求信号
24の入力にもかかわらずデータ要求信号25の出力を
マスクする。
この後、タイマ手段12のあらかじめ定められたタイム
アウト間隔より短い時間が経過すると、タイマ手段12
がかならずタイムアウトを発生し、タイムアウト信号2
0がオンになる。
このため、データ要求有効フリップフロップ13は、タ
イムアウト信号20により再びセットされ、データ要求
有効信号22がオンとなる。
これにより、マスク手段14は、データ要求(8号24
をデータ要求信号25としてチャネル制御部2に出力す
る。
チャネル1111m部2は、データ要求信号25に応じ
て主メモリlからデータを読み出し、ライトデータ27
としてバッファ制御部10に入力し、リプライ信号26
をバッファ制御部10およびデータ要求有効フリップフ
ロップ13に出力する。
データ要求有効フリップフロップ13は、リプライ信号
26により再びリセットされ、タイマ手段12がタイム
アウトするまでオフの状態を保持する。
バッファ制御部lOは、リプライ信号26に応じてライ
トデータ27をデータバッファに取り込み、データバッ
ファが満杯になるまでデータ要求信号24を繰り返し出
力し続ける。
マスク手段14は、データ要求信号24をデータ要求有
効信号22がオンになるまで待ち合わせた後にデータ要
求信号25としてチャネル制御部2に出力する。
以下、同様の処理を繰り返して、データバッファが満杯
となりライトデータの先取りが完了すると、バッファ制
御部1Gは、セント/リセット信号21によりライトデ
ータ先取り中表示手段11をリセットし、データバッフ
ァからI10インクフェース28を介して周辺装置4へ
のライトデータの転送を開始する。
ライトデータの周辺!Jlf4への転送が進み、データ
バッファに一定以上の空きが生じたならば、バッファ制
御部lOは、再びデータ要求信号24をマスク手段14
に対して出力する。
マスク手段14は、ライトデータ先取り表示信号23が
オフであるので、こんどはデータ要求有効信号22のオ
ン/オフに無関係に、データ要求信号24をデータ要求
信号25としてチャネル制御部2に出力する。
バッファ制御部lOは、リプライ信号26が返ってくる
と、ライトデータ27をデータバッファに取り込む。
以下同様にして、バッファ制御部10は、周辺装置4と
のライトデータの転送を行いながら、データバッファに
一定以上の空きが生じるたびにデータ要求信号24を出
力して、データ転送動作を実行する。
〔発明の効果〕
以上説明したように本発明は、ライトデータ先取り中表
示手段、タイマ手段、データ要求有効表示手段およびマ
スク手段を設け、ライトデータの先取り中のデータ要求
間隔を長くして、ライトデータの先取り中は同一のチャ
ネルが必要以上のデータ転送速度でデータ要求を実行し
ないようにすることにより、ライトデータの先取り中で
ない他のチャネルのデータ要求に対する待合せ時間を短
くしてデータオーバランの発生を少なくすることができ
るという効果がある。
【図面の簡単な説明】 第1図は本発明の一実施例に係る先取り制御方式が適用
されたデータ転送装置の構成を示すプロンク図である。 図において、 l・・・主メモリ、 2・・・チャネル制御部、 3・・・チャネル、 4・・・周辺装置、 10・・バッファ制御部、 11・・ライトデータ先取り中表示手段、12・・タイ
マ手段、 13・・データ要求有効フリンプフロップ(データ要求
有効表示手段)、 マスク手段、 タイムアウト信号、 セット/リセン■δ号、 データ要求有効信号、 ライトデータ先取り表示信号、 データ要求信号、 データ要求信号、 リプライ信号、 ライトデータ、 I10インタフェースである。 l 4 ・ 20 ・ 2 l ・ 22 ・ 23 ・ 24 ・ 25 ・ 26 ・ 27 ・ 28 ・ 第1図

Claims (1)

  1. 【特許請求の範囲】 入出力インタフェースを制御する複数のチャネルと、こ
    れら複数のチャネルを多重制御するチャネル制御部とを
    備えるデータ転送装置において、前記チャネルが、 ライトデータの先取り中を表示するライトデータ先取り
    中表示手段と、 一定周期毎にタイムアウト信号を出力するタイマ手段と
    、 このタイマ手段からのタイムアウト信号によりセットさ
    れ前記チャネル制御部からのリプライ信号によりリセッ
    トされるデータ要求有効表示手段と、 前記ライトデータ先取り中表示手段によりライトデータ
    の先取り中が表示されている場合に前記データ要求有効
    表示手段がリセット状態であれば前記チャネル制御部に
    対するデータ要求信号をマスクしてライトデータの転送
    速度を所定値以下に抑えるマスク手段と を有することを特徴とする先取り制御方式。
JP34272589A 1989-12-28 1989-12-28 先取り制御方式 Pending JPH03201152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34272589A JPH03201152A (ja) 1989-12-28 1989-12-28 先取り制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34272589A JPH03201152A (ja) 1989-12-28 1989-12-28 先取り制御方式

Publications (1)

Publication Number Publication Date
JPH03201152A true JPH03201152A (ja) 1991-09-03

Family

ID=18356007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34272589A Pending JPH03201152A (ja) 1989-12-28 1989-12-28 先取り制御方式

Country Status (1)

Country Link
JP (1) JPH03201152A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818479B2 (en) 2003-09-26 2010-10-19 Toshiba Storage Device Corporation Interface apparatus and packet transfer method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818479B2 (en) 2003-09-26 2010-10-19 Toshiba Storage Device Corporation Interface apparatus and packet transfer method

Similar Documents

Publication Publication Date Title
US4602327A (en) Bus master capable of relinquishing bus on request and retrying bus cycle
US5613162A (en) Method and apparatus for performing efficient direct memory access data transfers
US5469577A (en) Providing alternate bus master with multiple cycles of bursting access to local bus in a dual bus system including a processor local bus and a device communications bus
JPS623362A (ja) デ−タ受信方式
US5905912A (en) System for implementing peripheral device bus mastering in a computer using a list processor for asserting and receiving control signals external to the DMA controller
JPH06214945A (ja) コンピュータシステム及び情報の高速転送方法
JPH03201152A (ja) 先取り制御方式
KR20010013137A (ko) 통신 dma 장치
US6651152B1 (en) Microcomputer including download circuit controlling data download to plurality of memories
EP0341670A2 (en) Processing time allocation system and method
JP2963696B2 (ja) データ転送制御システム
JP2599184B2 (ja) Dmacのリード転送制御装置
JP3259095B2 (ja) データ転送方法
JPH0145657B2 (ja)
JPS6022383B2 (ja) 入出力制御装置
JP2826780B2 (ja) データ転送方法
JPS60252977A (ja) 情報処理装置
JPS63129446A (ja) 割込み制御方式
JPH0236971B2 (ja)
JPS6160161A (ja) マルチプロセツサシステム
JPS6057465A (ja) 表示器およびプリンタの同時制御方式
JPS6028023B2 (ja) 入出力命令高速化方式
JPH03259491A (ja) メモリ制御装置
JPH03282667A (ja) コンピュータ装置
JPH04160459A (ja) データ転送装置