JPH03201175A - 端子電位制御装置 - Google Patents
端子電位制御装置Info
- Publication number
- JPH03201175A JPH03201175A JP1342627A JP34262789A JPH03201175A JP H03201175 A JPH03201175 A JP H03201175A JP 1342627 A JP1342627 A JP 1342627A JP 34262789 A JP34262789 A JP 34262789A JP H03201175 A JPH03201175 A JP H03201175A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- terminal
- resistor
- trs
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータ等で用いられる端子電
位制御装置に関するものである。
位制御装置に関するものである。
従来の技術
従来のマイクロコンピュータのオプションプルアップ抵
抗の接続／非接続を変更する方式の概略図を第２図に示
す。ソースＳを電源ＶＤＤに接続し、ゲートＧを接地し
たプルアップ抵抗用トランジスタ（Ｐチャネル）２のド
レインＤを、マイクロコンビエータの入力端子４のライ
ンに接続するかしないかを、金属配線と拡散領域あるい
は下層配線とのコンタクトウィンドウ（ＣＷ）マスク（
以下、ＣＷマスクと記述する。）により変更していた。
抗の接続／非接続を変更する方式の概略図を第２図に示
す。ソースＳを電源ＶＤＤに接続し、ゲートＧを接地し
たプルアップ抵抗用トランジスタ（Ｐチャネル）２のド
レインＤを、マイクロコンビエータの入力端子４のライ
ンに接続するかしないかを、金属配線と拡散領域あるい
は下層配線とのコンタクトウィンドウ（ＣＷ）マスク（
以下、ＣＷマスクと記述する。）により変更していた。
また第３図に、オプションプルダウン抵抗の接続／非接
続を変更する方式の概略図を示す。ソースＳを接地し、
ゲートＧを電源ＶＤＤに接続したプルダウン抵抗用トラ
ンジスタ（Ｎ″チヤネル３に関して、前記プルアップ抵
抗の場合と同様に、ドレインＤを、マイクロコンピュー
タの入力端子４のラインに接続するかしないかを、ＣＷ
マスクにより変更していた。
続を変更する方式の概略図を示す。ソースＳを接地し、
ゲートＧを電源ＶＤＤに接続したプルダウン抵抗用トラ
ンジスタ（Ｎ″チヤネル３に関して、前記プルアップ抵
抗の場合と同様に、ドレインＤを、マイクロコンピュー
タの入力端子４のラインに接続するかしないかを、ＣＷ
マスクにより変更していた。
発明が解決しようとする課題
しかしながら、上記のような構成のマイクロコンピュー
タでは、プルアップ抵抗又は、プルダウン抵抗の接続／
非接続を変更する場合、ＣＷマスクを変更し、ＬＳＩチ
ップを再度作製する必要があり、そのための費用が余分
にかかっていた。またＣＷマスク作製に当っては、コン
ビエータによる設計を駆使しても、作業工程が非常に複
雑で、ミスが発生しやすかった。さらにユーザーが所望
のプルアップ抵抗及びプルダウン抵抗を内蔵したマイク
ロコンピュータを入手するまでの、ターンアラウンドタ
イムが長かった。本発明は、これらの問題点を解消する
ものであり、プルアップ抵抗及びプルダウン抵抗等の接
続状態をＣＷマスクを使用せずに変更することを目的と
する。
タでは、プルアップ抵抗又は、プルダウン抵抗の接続／
非接続を変更する場合、ＣＷマスクを変更し、ＬＳＩチ
ップを再度作製する必要があり、そのための費用が余分
にかかっていた。またＣＷマスク作製に当っては、コン
ビエータによる設計を駆使しても、作業工程が非常に複
雑で、ミスが発生しやすかった。さらにユーザーが所望
のプルアップ抵抗及びプルダウン抵抗を内蔵したマイク
ロコンピュータを入手するまでの、ターンアラウンドタ
イムが長かった。本発明は、これらの問題点を解消する
ものであり、プルアップ抵抗及びプルダウン抵抗等の接
続状態をＣＷマスクを使用せずに変更することを目的と
する。
課題を解決するための手段
上記の目的を達成するための本発明の端子電位制御装置
は、電位を制御すべき端子と電源端子あるいは、接地端
子との間の抵抗手段の接続状態を変更するためのスイッ
チングを、書き換え可能なＲＯＭに保持された情報によ
って行なう構成を有している。
は、電位を制御すべき端子と電源端子あるいは、接地端
子との間の抵抗手段の接続状態を変更するためのスイッ
チングを、書き換え可能なＲＯＭに保持された情報によ
って行なう構成を有している。
作用
上記構成にすることにより、ＲＯＭ情報を書き換えるだ
けで電位を制御すべき端子と電源端子あるいは、接地端
子との間の抵抗手段の接続状態を変更することができる
。
けで電位を制御すべき端子と電源端子あるいは、接地端
子との間の抵抗手段の接続状態を変更することができる
。
実施例
第１図は本発明の一実施例であり、マイクロコンピュー
タのプルアップ抵抗及びプルダウン抵抗の接続／非接続
を変更して入力端子の電位を制御する端子電位制御装置
である。以下にその構成。
タのプルアップ抵抗及びプルダウン抵抗の接続／非接続
を変更して入力端子の電位を制御する端子電位制御装置
である。以下にその構成。
動作を示す。書き換え可能なＲＯＭＩの一部にプルアッ
プ抵抗及びプルダウン抵抗の接続／非接続゛を指定する
情報を保持し、その情報に応じた出力を転送する信号線
が各プルアップ抵抗用トランジスタ２及びプルダウン抵
抗用トランジスタ３のゲート端子に接続されている。こ
れらのトランジスタはオン状態でのチャネル抵抗を抵抗
手段として用いている。各々のトランジスタは、書き換
え可能なＲＯＭＩからの出力により、オン、オフが定ま
り、それに伴って各々の入力端子４のプルアップ抵抗及
びプルダウン抵抗の接続／非接続が決定する。
プ抵抗及びプルダウン抵抗の接続／非接続゛を指定する
情報を保持し、その情報に応じた出力を転送する信号線
が各プルアップ抵抗用トランジスタ２及びプルダウン抵
抗用トランジスタ３のゲート端子に接続されている。こ
れらのトランジスタはオン状態でのチャネル抵抗を抵抗
手段として用いている。各々のトランジスタは、書き換
え可能なＲＯＭＩからの出力により、オン、オフが定ま
り、それに伴って各々の入力端子４のプルアップ抵抗及
びプルダウン抵抗の接続／非接続が決定する。
発明の効果
本発明によれば、プルアップ抵抗及びプルダウン抵抗の
接続状態指定用のＣＷマスク作製が不要となり、かつ、
マイクロコンビエータの再作製も不要となるので、マイ
クロコンビエータのコストダウンが図れるという効果を
有する。またユーザーは、ＲＯＭを書き直すだけで、プ
ルアップ抵抗及びプルダウン抵抗の接続状態を変更でき
るので、短期間で所望のマイクロコンピュータを入手で
きるという効果を有する。さらにユーザーの自由度が高
くなるので、マイクロコンピュータを多くのシステムに
利用しやすくなるという効果を有する。
接続状態指定用のＣＷマスク作製が不要となり、かつ、
マイクロコンビエータの再作製も不要となるので、マイ
クロコンビエータのコストダウンが図れるという効果を
有する。またユーザーは、ＲＯＭを書き直すだけで、プ
ルアップ抵抗及びプルダウン抵抗の接続状態を変更でき
るので、短期間で所望のマイクロコンピュータを入手で
きるという効果を有する。さらにユーザーの自由度が高
くなるので、マイクロコンピュータを多くのシステムに
利用しやすくなるという効果を有する。
第１図は本発明の一実施例装置の回路構成図、第２図及
び第３図は従来のプルアップ抵抗及びプルダウン抵抗の
接続状態を変更する方式の概略回路図である。 １・・・・・・書き換え可能なＲＯＭ、２・・・・・・
プルアップ抵抗用トランジスタ、３・・・・・・プルダ
ウン抵抗用トランジスタ、４・・・・・・入力端子。 第 １ 田
び第３図は従来のプルアップ抵抗及びプルダウン抵抗の
接続状態を変更する方式の概略回路図である。 １・・・・・・書き換え可能なＲＯＭ、２・・・・・・
プルアップ抵抗用トランジスタ、３・・・・・・プルダ
ウン抵抗用トランジスタ、４・・・・・・入力端子。 第 １ 田
Claims (1)
- 電位を制御すべき端子と電源端子あるいは接地端子との
間に抵抗手段とスイッチング手段とが等価的に直列に接
続され、前記電位を制御すべき端子と前記電源端子ある
いは前記接地端子との接続状態を指定する情報が書き換
え可能なＲＯＭに保持され、前記情報に応じた出力が前
記スイッチング手段の制御端子に接続されている端子電
位制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342627A JPH03201175A (ja) | 1989-12-28 | 1989-12-28 | 端子電位制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342627A JPH03201175A (ja) | 1989-12-28 | 1989-12-28 | 端子電位制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201175A true JPH03201175A (ja) | 1991-09-03 |
Family
ID=18355239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342627A Pending JPH03201175A (ja) | 1989-12-28 | 1989-12-28 | 端子電位制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
| US6076119A (en) * | 1997-09-29 | 2000-06-13 | Mitsubishi Electric System Lsi Design Corporation | Operation mode transfer system and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190635A (ja) * | 1985-02-19 | 1986-08-25 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
-
1989
- 1989-12-28 JP JP1342627A patent/JPH03201175A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190635A (ja) * | 1985-02-19 | 1986-08-25 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
| US6076119A (en) * | 1997-09-29 | 2000-06-13 | Mitsubishi Electric System Lsi Design Corporation | Operation mode transfer system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1247201A (en) | Assist circuit for a data bus in a data processing system | |
| JPS60105252A (ja) | 機能選択型集積回路 | |
| JPS6120421A (ja) | 半導体集積回路 | |
| JPS61190635A (ja) | マイクロコンピユ−タ | |
| JPS6053324B2 (ja) | 集積回路装置 | |
| JPH02224524A (ja) | 半導体集積装置用入力バッファ | |
| JPS60128717A (ja) | 集積回路装置 | |
| JPH0326105A (ja) | フリップフロップ回路 | |
| JPS6328061A (ja) | 信号入力回路 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPS6477142A (en) | Semiconductor integrated circuit | |
| JPH02294116A (ja) | 入力バッファー装置 | |
| JPS63124616A (ja) | マルチプレクサ | |
| JP2001100808A5 (ja) | ||
| JPH0541494A (ja) | 半導体集積回路 | |
| JPS6330018A (ja) | 入出力バツフア回路 | |
| JPH03187615A (ja) | 入力回路 | |
| JPS6177346A (ja) | 多重伝送機器の端末器 | |
| JPS58129829A (ja) | １チップ集積回路装置 | |
| JPS5927650A (ja) | ラインドライバ制御方式 | |
| JPS61105115A (ja) | 半導体集積回路装置 | |
| JPH04175675A (ja) | 信号処理装置 | |
| JPS62260424A (ja) | 半導体論理回路 | |
| JPS6053323B2 (ja) | 集積回路装置 |