JPH03201422A - 回路パターン形成方法およびそれに用いるマスク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置（以下、ＬＳＩと称す）製造技術
の一つであるホトリソグラフィ工程で、露光装置として
縮小プロジヱクションアライナを用いた回路パターンの
形成方法およびそれを用いたマスクに関するものである
。

（従来の技術） 従来、ＬＳＩの製造における回路パターンの形成では、
紫外光を露光に用いる装置が知られており、特に縮小プ
ロジェクションアライナ（以下、ステッパと称す）およ
び反射プロジェクションアライナを併用する方法が一般
的に用いられている。

ステッパは半導体ウェハの単位時間当りの処理枚数（以
下、スループットと称する）は、反射プロジェクション
アライナと比較して低いが、パターン形成における解像
能力が高く、微細な回路パターンが精度よく形成するこ
とができるので、ＬＳＩの高積度化、縮小化が進むにつ
れて、ホトリソグラフィ工程でもステッパを用いなけれ
ば形成することができない微細な回路パターンの形成工
程が増加している。

また、使用されるホトレジストについても、高解像化が
必要とされ、ステッパで露光する必要のある工程では、
タレゾールノボラックを主成分とするポジ型ホトレジス
ト（たとえば東京応化製０ＦＲＰ−８００，ＴＳＭＩ？
−８８００、ＴＳＭＲ−８９９：商品名）が−船釣に用
いられている。

しかしながら、上記のポジ型ホトレジストおよびステッ
パを用いたパターン形成方法においても、最小の寸法が
１４前後の回路パターンを有するＬＳＩ製造においては
、特に問題となるレベルではなかったが、最小の寸法が
１ｎよりもさらに微細な回路パターン（たとえば、０．
５〜０．８ｎ程度の配線パターンや、０．５〜０．９ｊ
Ｉｙ１程度のコンタクトパターン）を有するＬＳＩの製
造工程においては、以下に述べるような問題が表面化し
、無視しえなくなってしまう。

つまり、ＬＳＩの製造上塗じてしまう下地段差により、
段差上部上、および段差下部上で同時に両方の回路パタ
ーンの形成を精度よく行なうことが困難になってしまい
、特にこの問題点はＬＳＩの回路パターン形成がある程
度形成されてから行なわれる配線回路パターンの形成に
おいて、下地′段差が大きくなることにより頻繁になり
、第８図以後にＬＳＩの配線回路パターン形成であるコ
ンタクトパターンの形成を例に詳細に説明する。

第８図（ａ）はＭＯＳＦＥＴを有するメモリＬＳＩの配
線回路パターン形成直前の下地段差を有する個所の断面
を示す断面図である。この第８図（ａ）において、６１
はシリコン基板の不純物拡散領域であり、素子領域を示
す。６２は約３０００〜８０００人の膜厚を有するＬＯ
ＧＯ３工程により形成されたフィールド酸化膜であり、
素子領域６１に対し、約１５００〜４０００大枚度の段
差を形成していた。

ゲート電極パターン６３（以下、ワード線と称す）は約
１５００〜４０００人の膜厚を有するタングステン、チ
タン、モリブデンなどの金属と、シリコンとの共晶膜も
しくは多結晶シリコン膜で形成されており、第８図（ａ
）ではフィールド酸化ｌＩ！６２上に位置されている。

このワード線６３の形成後、全面に第１の層間１Ｉ１６
４が形成されている。この第１の眉間膜６４は約２００
０〜６０００人の膜厚を有するシリコン酸化膜である。

また、上記フィールド酸化ＩＰＪ６２の上方の位置にお
いて、第１の層間膜６４上には、パターン６５が約１０
０〜４０００人程度の多結晶シリコン膜で形成され、こ
のパターン６５は各種電極もしくは抵抗回路となるもの
である。

このパターン６５の形成後、約１００〜４０００人程度
の膜厚を有するシリコン酸化膜である第２の層間膜６６
が形成され、この第２の眉間膜６６上にワード線６３と
同材料を用いた約１５００〜４０００人の膜厚を有する
パターン６７（以下、ビット線と称す）があり、やはり
フィールド酸化ＷＩＡ６２上に位置するように形成され
ている。

さらに、約１５００〜４０００人程度の膜厚を有するシ
リコン酸化膜による第３の眉間膜６８が上面に形成され
ている。

以上のような構造はワード線６３、パターン６５、ビッ
ト線６７の厚みにより不可避的な段差があり、この段差
は特にメモリＬＳＩに特定されるものではなく、他のＬ
ＳＩに関しても構造上どうしても生じてしまう段差であ
り、第８図（ａ）に示す状態にて、約２０００〜６００
０Å程度の段差を生じている。

次に、第８図（ｂ）に示すように、ビット線６７および
素子領域６１に図示しないが配線材料にて接合を行うべ
き、コンタクトパターン６９Ａ、６９Ｂが形成される。

（発明が解決しようとする課題） しかし、第８図（ａ）に示すように、下地段差により、
段差上部上に形成すべきコンタクトパターン６９Ａと段
差下部上に形成すべきコンタクトパターン６９Ｂを同時
に精度よく形成することは、非常に困難となり、第９図
（ａ）以後に詳細に説明を行なう。

第９図（ａ）は第８図（ａ）に示す下地上にホトレジス
トｌｌｌ７０を形成した状態を示す断面図である。この
ホトレジストｌＩ＊７０はスピンコード法が最ｔ、−般
的であり、段差の無い状態のウェハ上にて約９０００λ
〜２００００人程度の膜厚が形成されうる条件にて行な
われ、上記条件にて形成されたホトレジスト膜７０の表
面はかなり平坦化がされてしまい、段差上部上でのホト
レジスト膜７０Ａ１と段差下部上でのホトレジスト膜７
０Ｂ１はほぼ下地の段差骨に近い値だけ膜厚差が生じて
しまう。

この状態にて、ステッパを用い、露光および現像処理が
行なわれるが、ここで段差上部上のコンタクトパターン
の寸法が７０Ａおよび段差下部上のコンタクトパターン
の寸法７０Ｂとして、両方のコンタクトパターンが同時
に精度よく仕上がることが要求される。

しかし、第９図（ｂ）に示すように、露光および現像後
のホトレジストのパターン７１は、段差上部でのコンタ
クトパターン７１Ａを精度良く仕上がる露光条件におい
ては、段差下部でのコンタクトパターン７１Ｂはホトレ
ジスト膜厚が異なることにより、露光量が不充分であり
、コンタクトパターン７１Ｂのボトム部７１Ｂ１にはホ
トレジストが残ってしまう。

これに対し、段差下部上のコンタクトパターン７１Ｂが
充分な開孔が可能となる条件にて露光処理を施こすこと
により、段差上部上のコンタクトパターン７１Ａに対し
ては、過剰露光となってしまい、所望するコンタクトパ
ターンの寸法が大きくなってしまい、その結果配線不良
（電気的なショート）の発生が急増してしまう結果とな
る。

上記問題点を解決するためには、段差下部上に形成する
コンタクトパターンの寸法７０Ｂをマスク上大きく設定
することで、コンタクトパターン７１Ｂのボトム部７１
Ｂ１にホトレジストが残りにくくなるものの、コンタク
トパターンの寸法１１Ｂが大きくなってしまうので、配
線不良（ワード線６３のパターンとの電気的なシツート
）の発生が急増してしまう。

この問題点はＬＳＩの高精度化、縮小化が進み、０．６
〜０．９ｎ程度のコンタクトパターンの形成がどうして
も必要とされる場合に特に顕著になる。

このため、段差上部上、もしくは段差下部上のいずれか
一方のコンタクトサイズの寸法を大きく仕上げるように
設定すると（たとえば段差上部上においてはビット線６
７のパターンの寸法を大きく設定しておき、また段差下
部上においては、ワード線６３のパターン間隔を大きく
設定しておくなど）、ＬＳＩの縮小化に対して大きな妨
げとなってしまう。

本発明において、請求項１の発明は、前記従来技術が持
っている問題点のうち、ＬＳＩの構造上有している段差
上部上に形成すべきコンタクトパターンと段差下部上に
形成すべきコンタクトパターンとを同時に高精度に形成
することが困難な点と、段差上部上と段差下部上に形成
するコンタクトパターンの寸法を異ならせると、縮小化
を阻害し、かつ高精度なパターン形成が不可能な点につ
いて解決した回路パターン形成方法を提供するものであ
る。

また、請求項２の発明は、段差の有する回路パターンを
高精度に形成する場合はもとより、光量を調整する露光
を行ってパターン形成および複数のＬＳＩチップの同時
露光などにも適用できる回路パターン形成方法に用いる
マスクを提供するものである。

（課題を解決するための手段） 請求項Ｉの発明は、前記問題点を解決するために、回路
パターン形成方法において、第１のパターン領域に形成
した第１のマスクパターンを通してウェハ上に回路のパ
ターンの転写を行うために露光する工程と、ウェハを露
光した後ウェハを半導体チップのサイズだけ離れた位置
の第２のパターン領域に移動して第２のパターン領域の
マスクパターンを第１のマスクを通してウェハに追加露
光する工程とを導入したものである。

また、請求項２の発明は、回路パターン形成方法に用い
るマスクにおいて、レチクル内に第１のパターン領域に
形成した第１のマスクと、第１のパターン領域から半導
体装置のチップのサイズだけ離れた位置の第２のパター
ン領域に形成し、第１のマスクのうちの所定個所を通し
てウェハに多重露光を行うための第１のマスクより縮小
した第２のマスクとを設けたものである。

（作　用） 請求項１の発明によれば、回路パターン形成方法におい
て、以上のような工程を導入したので、第１のパターン
領域に形成した第１のマスクを通してウェハに露光して
回路パターンを転写した後、ウェハ上に第１のパターン
領域と第２のパターン領域を重なるようにウェハを移動
させ、第１のマスク７の所定個所と第２のマスクを重ね
てウェハに追加露光を行うことにより、ウェハの露光量
を１！節してパターン形成を行い、したがって、前記問
題点が除去できる。

また、請求項２の発明によれば、以上のようにマスクを
構成したので、第１のマスクを通してウェハに露光した
後、第１のマスクのうちの所定個所と第１のマスクより
縮小した第２のマスクとを通して露光量を調節した状態
でウェハに追加露光することになり、したがって、段差
の有無に関係なく高精度にパターン形成が可能となると
ともに、複数のＬＳＩチップの同時露光などのごとく広
範囲な露光に適用できる。

（実施例） 以下、この発明の回路パターン形成方法およびそれを用
いるマスクの実施例について図面に基づき説明する。第
１図は回路パターン形成方法に適用されるウェハ上に露
光処理を行う露光状態の説明図である。

また、第２図はその一実施例を説明するためのレチクル
の平面図である。

まず、第２図において、１はステッパの露光可能エリア
であり、２はレチクルを示す。３はＬＳＩチップ４，５
の周辺に位置するスクライブラインエリアであり、レチ
クル２上に配置されたＬＳＩチップ４，５はスクライブ
ライン３により２チツプ分配置されている。但し特に２
チツプに限定するものではない。

ここで、ＬＳＩチップ４のエリアＡには、通常用いられ
ていた回路パターンが配置されており、ＬＳＩチップ５
のエリアＢには、先に述べた部分的に追加露光を行なう
パターンのみが配置されている。

次に、第１図によりウェハ６上に実際に露光処理を施こ
す場合について説明する。矢印ａはウェハ６がステップ
していく方向であり、矢印すがステップする長さを示す
、この長さｂはＬＳＩチップ４．５のウェハ６上での短
辺方向の寸法と等しい。

また、７はすでに２重露光の施こされたチップを示し、
ウェハ６の最外周チップ７ａはエリアＡのみの一重露光
となっている。

しかし、ウェハ６の最外周チップ７ａはコーナ部がウェ
ハ６より外に出ており、実際には、良品としてのＬＳＩ
にはなり得ないものである。

また、８は前ショットにて露光されたエリアであり、ウ
ェハ６のステップ方向のチップはすでに２重露光が施こ
されているが、他のチップエリアはまだエリアＢのみの
一重露光しかされていない。

この第１図に示す状態で露光処理が施こされ、チップ９
に示すように、レチクル２上に配置されたＬＳＩチップ
４．５がウェハ６上に露光、転写され、すでにエリアＢ
のみが露光された個所にエリアへのチップが重ねて露光
処理が施こされる。

次に、第３図（ａ）にエリアＡに配置された通常のパタ
ーン例を示す。３２Ａおよび３２Ｂはコンタクトパター
ンで、クロム３１が無い領域を示す。

他は全面にクロム３１でおおわれており、露光の光はマ
スキングされる。

コンタクトパターン３２Ａは下地段差部の段差上部上に
形成されるべきコンタクトパターンを示し、コンタクト
パターン３２Ｂは段差下部上に形成されるべきコンタク
トパターンを示す。

第３図（ｂ）には、エリアＢに配置された部分的に追加
露光を行なうべきコンタクトパターンを示す。

段差下部上に形成されるべきコンタクトパターン部のみ
にエリアＡに配置された通常のコンタクトパターン３２
Ｂより多少小さなコンタクトパターン３２Ｂ１が配置さ
れている。

以上のようにエリアＡおよびエリアＢのコンタクトパタ
ーン３２Ａ、３２Ｂ、３２Ｂ１が第１図に示す方法で２
重露光処理が施こされることにより、第３図（ｃ）に示
すように、段差上部上に形成されるコンタクトパターン
３２Ａは通常の１回のみの露光がなされ、さらに段差下
部上に形成されるコンタクトパターン３２Ｂは通常の露
光処理されたコンタクトパターン３２Ｂにさらにコンタ
クトパターン３２Ｂ１の追加露光が重ねて施こされるこ
とになり、したがって、段差下部上にはコンタクトパタ
ーン３２Ｂ２が露光処理されることになる。

以上のように、第１図ないし第３図（ｃ）に示す回路パ
ターン形成方法の実施例によれば、下地段差を有するウ
ェハ上でのパターン形成において段差下部上のホトレジ
スト膜が厚くなる個所のみを部分的に２重露光処理が可
能となるので、段差上部および段差下部で同時に両方の
回路パターンの形成を精度よく行なうことが容易に可能
となる。

尚、上記エリアＡとエリアＢを用いた露光処理は、いず
れを先行させて行っても同様の効果を得ることができる
。

特に、上記実施例においては、段差下部上での追加露光
のコンタクトパターン３２Ｂ１の寸法を通常のコンタク
トパターン３２Ｂの寸法より多少小さくマスクを形成し
ているので、通常のコンタクトパターン３２Ｂのみの露
光にて、第９図（ｂ）に示すコンタクトパターンのボト
ム部７１Ｂｌに示すようなホトレジスト残りを充分に除
去可能となるが、コンタクトパターンの７１Ｂの寸法が
大きくなることはほとんど発生しない。

また、段差上部上のコンタクトパターン７１Ａ１の寸法
も通常の１回だけの露光処理であるので、やはり所望の
寸法に対し大きく形成されてしまうこともほとんど発生
しない。

さらに、第３図（ｂ）に示す追加露光すべきコンタクト
パターン３２Ｂ１の有無や寸法は下地の段差の大きさや
形状、下地の露光光に対する反射率などを考慮し、最適
に設定することができるので、段差を有する工程のすべ
ての段差上のパターン形成に対して効果が期待できる。

したがって、この発明の回路パターン形成方法は特にコ
ンタクトパターンの形成時のみに有効であるわけではな
く、第４図（ａ）〜第４図（ｃ）および第５図（ａ）、
第５図中）にコンタクトパターン以外の他のパターン形
成方法にも適用できる。

第４図（ｃ）は第４図（ａ）、第４図（ｂ）の平面図で
あり、換言すれば、第４図（ｃ）のＡ−Ａ線の断面図が
第４図（ａ）であり、第４図（ｃ）のＢ−Ｂ線の断面図
が第４図中）であり、第４図（ｃ）の４２はホトレジス
トパターンである。

第４図（ａ）に示すような段差を有する下地４１Ａ上お
よび第４図い）に示すように段差を有しない平坦な下地
４１Ｂ上に同時に微細なスリット部を有するホトレジス
トパターン４２Ａおよび４２Ｂを形成する場合について
も、やはり段差下部４１ＡＩにおいても、ホトレジスト
パターン４２Ａ間には、ホトレジスト残り４２Ａ１が発
生し易くなる。

この第４図（ａ）〜第４図（ｃ）はやはり段差下部４１
４１上および段差上部上で同時に精度よくパターン形成
することが困難となる例である。

そこで、この発明の回路パターン形成方法により、パタ
ーン形成を行う。第５図（ａ）はマスク上での通常のパ
ターンの領域を示し、第１図、第２図の「Ａ」のエリア
に相当し、第５図中）は第１図、第２図の「Ｂ」のエリ
アに相当している。

第５図（ａ）の５１がクロムで覆われた部分で、第４図
（ｃ）のホトレジストパターン４２に対応している。ま
た、５２がスリット部で露光時に光が通過していく。

次に第５図中）に部分的に追加露光を施こすためのマス
クパターンを示す。第４図（ｃ）に示した平坦な下地４
１Ｂでのホトレジスト残り４２Ａ１が発生する個所のみ
にスリットパターン５３が形成されており、他はクロム
５４でおおわれている。

パターン５１１は通常のパターンにてクロムでおおわれ
た部分５１のパターン５１１との位置関係を示すための
パターンで実際には存在していない。

また、上記第１図ないし第３図（ｃ）の実施例では、説
明を簡単にするために、最上層の配線のスルーホールと
基板へのスルーホールの二つのパターン形成をする場合
について例示したが、２層目配線あるいは３層目配線と
の間のスルーホールも必要とする場合もある。

このときは、光が通過する面積の異なる三つのパターン
を用意するのが好ましい。

第６図（ａ）はその−例を示すものであり、第６図（ａ
）のパターン８０Ａ〜８０Ｄは順次最上層、２層目、３
層目、基板へと順次光の通過量を多くして重ね露光した
場合を示し、斜線を施した部分が光を透過するエリアで
ある。

したがって、この場合、最上層のパターン８０Ａには露
光を施さない。

また、この発明は光量を調節するものであるから、第６
図中）に示すように、複数のパターン９０Ａ〜９０Ｄで
１ブロツクを形成してもよい。

すなわち、ブロックの一つずつのパターンはその形状に
バターニングされる必要はないから、パターンは露光限
界を越えて、微細なものでもよい。

これにより、第６図（ａ）のパターン８０Ｂの小パター
ンをスルーホールに合わせた大きさのパターンとするこ
とができ、スルーホール全体にほぼ均一に光を照射でき
る。

また、この発明は実パターンとこれと１チツプずれた部
分に、光＊ｍ節用のパターンを設けたことに特徴を有す
るものであるから、ウェハ上に照射される光のエネルギ
量を部分ごとに調整することができる。

したがって、スルーホールだけでなく、他の形状のパタ
ーンにも応用可能であり、たとえば凹部にまたがって配
線を行う場合に、間部分相当位置に形成してもよい。

さらに、第７図に示すように、レチクル２上に四つのＬ
ＳＩチップ４Ａ〜４Ｄを配置して、同時露光するマスク
にも適用できる。

以上のように、この発明では、コンタクトパターンのみ
ならず通常の微細なスリットパターン形成に対しても充
分な効果が期待できる。

ただし、この発明を通用することで、１枚のウェハ上で
の露光回数が増加し、スループットが低下するという欠
点が考えられるが、この発明を用いなくてもパターン形
成が可能な工程は第２図に示すエリアＢに対してエリア
Ａと同一のパターンをマスクに配置してウェハのステッ
プサイズを第１図の矢印すで示すステップ長を２倍に設
定するだけで、ごく通常なされている露光が可能となる
ため、通常のパターン形成工程と供用して適用すること
が可能となる。

すなわち、どうしてもこの発明を用いないとできない工
程に対してのみ適用し、他の工程は全く通常の方法を採
用し供用していくことができる。

また、チップの重ね合わせについても、エリアＡかエリ
アＢのどちらかで行なえばよく、通常の方法と特に変わ
るものではない。

サラに、露光エリア内には特に二つのエリアに限定する
ものではなく、２重露光が施こされるエリアが確保され
ればよい。

（発明の効果） 以上詳細に説明したように請求項１の発明によれば、第
１のパターン領域に形成した第１のマスクを通してウェ
ハに露光して回路パターンの転写を行うとともに、第１
のパターン領域からＬＳＩチンプのサイズだけ離れた位
置にある第２のパターン領域と第１のパターン領域がウ
ェハ上に重なる寸法だけウェハを移動させた後、少なく
とも第２のパターン領域に形成した第２のマスクパター
ンと第１のマスクパターンのうちの所定個所を通してウ
ェハに追加露光を行うようにしたので、回路のパターン
寸法を大きく設定する必要がなく、ウェハに形成したパ
ターンの短絡などの欠陥を生しることなく、所定個所に
高精度に、かつ微細にパターン形成を行うことができる
。

また、請求項２の発明によれば、レチクル内に配置した
第１のパターン領域にウェハに回路のパターンを転写す
るための第１のマスクパターンを形成するとともに、Ｌ
ＳＩチップのサイズだけ離れた位置の少なくとも第２の
パターン領域に第１のマスクパターンのうちの所定個所
を通してウェハ上に追加露光可能の第２のマスクパター
ンを形成するようにしたので、段差上部上および段差下
部上で同時に回路パターンを高精度に形成する場合はも
とより、光量を調整する露光を行なってパターン形成な
と、および複数のＬＳＩチップを同時露光する場合など
、広範囲のウェハの露光に適用できる効果がある。

【図面の簡単な説明】

第１図はこの発明の回路パターン形成方法のウェハの露
光状態の説明図、第２図はレチクル内に第１および第２
のパターン領域の配置状態平面図、第３図（ａ）は第１
図の第１のパターン領域に形成されるコンタクトパター
ンの平面図、第３図（ｂ）は同第２のマスクパターンと
なるコンタクトパターンの平面図、第３図（ｃ）は上記
両コンタクトパターンを重ねてウェハ上に追加露光する
状態の平面図、第４図（ａ）および第４図（ｂ）はそれ
ぞれこの発明の回路パターン形成方法の他の実施例を説
明するための下地およびホトレジストパターンの断面図
、第４図（ｃ）は第４図（ａ）、第４図（ｂ）の平面図
、第５図（ａ）はこの発明の回路パターンのマスク上で
の通常のパターンの領域を示す平面図、第５図（ｂ）は
追加露光を施すためのマスクパターンを示す平面図、第
６図（ａ）は他のマスクパターンの平面図、第６図（ｂ
）はマスクパターンの異なる実施例の平面図、第７図は
マスクの更に他の実施例の平面図、第８図（ａ）は従来
のメモリＬＳＩの配線回路パターン形成直前の下地段差
部分の断面図、第８図（ｂ）は第８図（ａ）の下地段差
部分にコンタクトパターンを形成した状態の断面図、第
９図（ａ）は第８図（ａ）における下地上にホトレジス
トを形成した状態の断面図、第９図山）は段差下部にお
けるコンタクトパターンボトム部のホトレジスト残存状
態の断面図である。 １・・・露光可能領域、２・・・／チクル、４，５ＬＳ
Ｉチツプ、６・・・ウェハ、７・・・２重露光されたチ
ップ、３２Ａ、３２Ｂ、３２Ｂ１．３２Ｂ２・・・コン
タクトパターン、４１Ａ・・・段差を有する下地、４１
Ａ１・・・段差下部、４２．４２Ａ、４２Ｂ・・・ホト
レジストパターン、４２Ａ１・・・ホトレジスト残り、
５２・・・スリント部、８０Ａ〜８０Ｄ・・・パターン
。 ２Ａ ３２日 エリアＡのコンタクトパターンの配置図（ａ） 醇３２８１ ビ、３２日１ エリアＢのコンタクトパターンの配置図＋１）１ （ｃＪ 第３図 段差を有する下地上ｌこスｌットを形成した断面図（０
） 平ｊ旦な下地１こスリットを形成した段面図（ｂ） 第４図（０）、第４図（ｂ）の平面図 （ｃ） 第４図 Ｉ マスクの通常のパターン領域の平面図 １ａ） らコ 部分露光のマスク上のパターン領域の平面図（ｂ） 第５ 図 ８０Ａ〜８０Ｄ：パターン 多層配線のスル ホ ル形成用パターンの平面図 （Ｑ） 複数のパターンをブロック化した平面図（ｂン 第６ 図 ４Ａ〜４０　：　ＬＳＩチップ レチクル上１こ４チツプを配置した平面図第７ 図

Claims (2)

【特許請求の範囲】
1. （１）（ａ）第１のパターン領域に形成した第１のマス
   クパターンを通してウェハ上に回路のパターンの転写を
   行うために露光する工程と、 （ｂ）上記第１のパターン領域に対して半導体装置のチ
   ップのサイズに相当する距離離れた第２のパターン領域
   と上記第１のパターン領域が上記ウェハ上で重ね合わさ
   れる寸法だけ上記ウェハを移動させる工程と、 （ｃ）上記第１のマスクパターンのうち所定個所と上記
   第２のパターン領域に形成した第２のマスクパターンを
   通して上記ウェハに追加露光する工程と、 よりなる回路パターン形成方法。
2. （２）（ａ）レチクル内に配置された第１のパターン領
   域に設けられウェハ上に回路のパターンの転写を行うた
   めの第１のマスクと、 （ｂ）上記レチクル内において半導体装置のチップサイ
   ズに相当する寸法だけ上記第１のパターン領域から離れ
   た位置の少なくとも第２のパターン領域に設けられ上記
   第１のマスクのうちの所定個所を通して上記ウェハに多
   重露光を行うために上記第１のマスクより縮小された第
   ２のマスクと、よりなる回路パターン形成方法に用いる
   マスク。