JPH03201537A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は薄膜トランジスタの製造方法さらには製造中に
おける活性層（チャネル領域）の損傷、汚染を防止する
ためのブロッキング層を有するトランジスタの製造方法
に関し、例えば逆スタガー型薄膜トランジスタの製造プ
ロセスに利用して有効な技術に関する。

［従来の技術］ 液晶テレビ等に使用される液晶表示装置としては、単純
マトリクス型がある。しかし、高コントラスト及び高時
分割駆動を実現するには、単純マトリクス型では限界が
ある。そこで、走査電極と信号電極のマトリクス交点部
の各画素ごとにスイッチ素子と必要に応じてキャパシタ
素子を付加・集積し、コントラストや応答速度などの表
示性能の向上を図るようにしたアクティブマトリクス型
が用いられるようになってきている。特に、３端子のス
イッチ素子の中でも薄膜トランジスタを用いたものは低
電圧で動作可能であり、Ｃ−ＭＯ３ＩＣとの適合性が優
れていること、また周辺回路を同一の基板上に組み込め
る可能性があることななどから、将来バリスタやＭＩＭ
などの２端子の非線形素子をしのぎ主流になると考えら
れている。

そして、薄膜トランジスタにはスタガー型と逆スタガー
型、コプラナー型、逆スタガ−型等の構造が提案されて
いる。

このうち、逆スタガー型薄膜トランジスタは、ガラス基
板上にゲート電極が形成され、その上に絶縁膜を介して
活性層となる半導体層が、そしてこの半導体層の上にコ
ンタクト層およびソース、ドレイン電極！極が形成され
た構造である。

この逆スタガー型薄膜トランジスタの製造にあっては、
素子の特性に直接影響する活性層の表面がコンタクト層
及びソース、ドレイン電極のパタニングの際にエツチン
グによって損傷されたり汚染されたりして素子の特性が
劣化するという欠点を有している。

そこで、活性層のチャネル部となる領域の上方に絶縁膜
からなるブロッキング層を設けて、コンタクト層及びソ
ース、ドレイン電極のパターニングの際に、チャネル部
の損傷や汚染を防止するようにした技術が提案されてい
る。

以下、第２図を用いて従来提案されているブロッキング
層を有する逆スタガー型薄膜トランジスタの構造と製造
方法を簡単に説明する。

先ず、ガラス基板１上にアルミニウム層２をスパッタ法
により形成してパターニングを行なってゲート電極２ａ
を形成する（第２図（Ａ））。それから、ゲート絶縁膜
となるＳｉＮｘ膜３と、活性層となるノンドープアモル
ファスシリコンのような半導体層４と、ブロッキング層
となる第２ＳｉＮｘ膜５を続けて被着する（第２図（Ｂ
））。

次に、フォトリソグラフィ技術によってレジストをマス
クとして上記第２ＳｉＮｘｊＪｊ５をエツチングして、
ゲート電極２ａの上方にブロッキング層５ａをパターニ
ングする（第２図（Ｃ））。

その後、コンタクト層となるｎ型アモルファスシリコン
層６およびソース、ドレイン電極となるアルミニウム層
７を形威しく第２図（Ｄ））、ソース、ドレインの分離
のため、アルミニウム層７およびｎ型アモルファスシリ
コン層６をエツチングして、ソース、ドレイン電［７７
ａ、７・ｂとコンタクト層６ａ、６ｂを形成していた（
第２図（Ｅ））。上記プロセスにおいては、半導体層４
の上にブロッキング層５ａを設けているため、ソース、
ドレインの分離のためのエツチング液もしくはエツチン
グガスから半導体層４のチャネル部分を保護し、損傷や
汚染による素子特性の劣化を防止することができる。

［発明が解決しようとする課題］ しかしながら、第２図（Ａ）〜（Ｅ）に示されている従
来のプロセスにあっては、マスク合わせの精度を考慮す
るとチャンネル長りは、ブロッキング層５ａの長さにな
り、当該プロセスによる最小加工寸法ａよりもマスクの
合わせのための余裕分である２ｂ　（ｂ＋ｂ）分だけ大
きく設計しなければならない。この場合のチャンネル長
は６〜７μｍである。その結果、素子サイズが大きくな
ってしまうとともに、作成された薄膜トランジスタのオ
ン電流が小さく、スイッチング速度も遅くなるという問
題点がある。

本発明の目的は、ブロッキング層を有する薄膜トランジ
スタの素子サイズを低減するとともに、トランジスタの
特性を向上させることにある。

［課題を解決するための手段］ 上記目的を達成するためこの発明は、ガラス基板上にゲ
ート電極を形成する工程と、その上に絶縁膜および半導
体層と第２の絶縁膜さらに金属層を続けて被着する工程
と、上記金属層と第２絶縁膜をエツチングしてからｎ型
アモルファスシリコンとアルミニウム層を続けて被着す
る工程と、リフトオフ法で金属層とその上のシリコンと
アルミニウム層を同時に除去し、それからコンタクト層
及びソース、ドレイン電極を形成する工程とからなるも
のである。

［作用コ 上記した手段によれば、ソース、ドレイン電極とコンタ
クト層がブロッキング層に対して自己整合的に形成され
るため、ブロッキング層とソース、ドレイン電極とのマ
スク合わせ余裕が不要となり、その分ブロッキング層の
長さすなわちチャネル長を短くすることができる。

また、ブロッキング層のエツチングの際にこれを横方向
にオーバエッチさせると、コンタクト層となるｎ型アモ
ルファスシリコンやソース、ドレイン電極となるアルミ
ニウム層を被着したとき、ブロッキング層の側壁の部分
でシリコン層やアルミニウム層にくびれや隙間が生じて
、リフトオフ法による金属層の剥離が容易になる。

［実施例コ 第１図には本発明を逆スタガー型薄膜トランジスタのプ
ロセスに適用した場合の一実施例が工程順に示されてい
る。

この実施例では、先ずガラス基板のような絶縁基板ｌ上
に、アルミニウムのような導電層２をスパッタリングで
堆稍し、フォトリソグラフィ技術によってレジストをマ
スクとして上記導電層２をエツチングすることで所望の
形状のゲート電極２ａを形成する。

次に、上記ゲート電［ｊ２ａの上にＳｉＮｘ膜のような
絶縁膜３とノンドープアモルファスシリコンの半導体層
４、ブロッキング層となるＳｉＮｘ膜のような第２の絶
縁膜５をプラズマＣＶＤ法等により次々と被着し、さら
にその上にＣｒ等の金属層８を例えばスパッタリングで
被着する（第１図（Ｂ））。

それから、レジストをマスクにして金属層８をウェット
エツチングもしくはドライエツチングで所望形状にパタ
ーニングし、さらにバターニングした金属層８ａをマス
クとしてその下の第２絶縁膜５をエツチングして、ブロ
ッキング層５ａを形成する（第１図（Ｃ））。この実施
例では、上記第２絶縁膜５のエツチングを例えばウェッ
トエツチングまたはプラズマエツチングで行なうことに
より、第２胞縁膜５を横方向にオーバエッチさせて金属
層８ａの端部にひさしができるようにしている。

次に、ｎ型アモルファスシリコンのコンタクト層６をプ
ラズマＣＶＤ法で被着し、その上にアルミニウム等の導
電層７をスパッタリングで被着する。すると、ブロッキ
ング層５ａの側壁の部分でコンタクト層６と導電層７に
くびれや隙間が生じる（第１図（Ｄ）。

そこで次に、上記第２絶縁膜５のエッチャント（絶縁膜
５がＣｒの場合には、硝酸第２セリウムアンモンと過塩
素酸と水との混合液）によってウェットエツチングを行
なう。すると、コンタクト層６のくびれの部分からエッ
チャントが滲み込んで金属層８ａがエツチングされ、リ
フトオフ作用によりその上のｎ型アモルファスシリコン
およびアルミニウムが同時に除去されて、コンタクト層
６及び導電層７が分離され、ソース、ドレイン領域６ａ
、６ｂおよびソース、ドレイン電１１７ａ。

７ｂが形成される（第１図（Ｅ））。

上記実施例ではガラス基板上にゲート電極を形成した後
、その上に絶縁膜および半導体層と第２の絶縁膜さらに
Ｃｒ等の金属層を続けて被着し、その後金属層と、第２
絶縁膜をエツチングしてからｎ型アモルファスシリコン
とアルミニウム層を続けて被着し、リフトオフ法で金属
層とその上のシリコンとアルミニウム層を同時に除去し
てからコンタクト層及びソース、ドレイン電極を形成す
るようにしたので、ソース、ドレイン電極とコンタクト
層がブロッキング層に対して自己整合的に形成されるた
め、ブロッキング層とソース、ドレイン電極とのマスク
合わせ余裕が不要となる。その結果、従来の逆スタガー
型トランジスタではチャネル長りをプロセスの最小加工
寸法よりもマスク合わせ余裕分だけ大きくしなければな
らないため、チャネル長りが６〜７μｍとなっていたも
のが、上記実施例を適用することでチャネル長をプロセ
スの最小加工寸法と同一（例えば３μｍ）にすることが
できる。その結果、トランジスタの素子サイズを低減し
、オン電流を大きくすることができるとともに、スイッ
チング速度を向上させることができるという効果がある
。

さらに、上記実施例では、ブロッキング層のエツチング
に際しては、これを横方向にオーバエッチさせることで
、ブロッキング層の幅をその上の金属層の幅よりも小さ
くし、金属層のひさしが残るようにしたので、コンタク
ト層となるｎ型アモルファスシリコンやソース、ドレイ
ン電極となるアルミニウム層を被着したとき、ブロッキ
ング層の側壁の部分でシリコン層やアルミニウム層にく
びれや隙間が生じて、リフトオフ法による金属層の剥離
が容易になるという効果がある。

なお、上記実施例ではブロッキング層５ａを横方向にオ
ーバエッチさせることで、金属層８ａにひさしができる
ようにしているが、必ずしもオーバエッチする必要はな
い。その場合、金属層８ａのエッチャントでリフトオフ
する前にアルミニウムやシリコンのエッチャントで軽く
ウェットエツチングを行なってから、金属層８ａのエッ
チャントによるウェットエツチングを行なうようにすれ
ばよい。

また、上記実施例ではリフトオフする金属層８としてＣ
ｒを用いているが、それに限定されるものでなく、ブロ
ッキング層５ａの材料と選択比の大きい材料であればど
のような材料を用いてもよい。例えば、＃膜トランジス
タ７ａ、７ｂとなる導電層７としてアルミニウムの代わ
りにＣ，ｒを用いた場合には、金属層８としてＣｒの代
わりにアルミニウムを用いることができる。その場合、
エッチャントとしてアルカリ溶液を用いれば、容易にリ
フトオフすることができる。

さらに、上記実施例において使用した絶縁膜３゜５や半
導体層４、ゲート電極２ａ等の材料も一例であって、各
々同一もしくは類似の性質を有する他の材料を用いるこ
とができることはいうまでもない。

［発明の効果Ｊ 以上説明したようにこの発明は、ブロッキング層を有す
る薄膜トランジスタのチャネル長を短くすることができ
、これによって素子サイズを低減し、高集積化を可能に
するとともに、トランジスタのオン電流を増加させかつ
スイッチング速度を向上させることができるという効果
がある。

【図面の簡単な説明】

第１図（Ａ）〜（Ｅ）は本発明を逆スタガー型薄膜トラ
ンジスタのプロセスに適用した場合の実施例を工程順に
示す断面図、 第２図（Ａ）〜（Ｅ）は従来のブロッキング層を有する
逆スタガー型薄膜トランジスタの製造方法の一例を示す
断面図である。 ｌ・・・・基板、２ａ・・・・ゲート電極、３・・・・
ゲート絶縁膜、４・・・・半導体層、５ａ・・・・ブロ
ッキング層、６・・・・コンタクト層、７ａ、７ｂ・・
・・ソース、ドレイン電極。 第　　ｌ　　図

Claims (2)

【特許請求の範囲】
1. （１）絶縁基板上にゲート電極を形成する工程と、その
   上に絶縁膜および半導体層と第２の絶縁膜さらに金属層
   を続けて被着する工程と、上記金属層と第２絶縁膜をエ
   ッチングして所望の形状に形成してからコンタクト層と
   導電層を続けて被着する工程と、リフトオフ法で上記金
   属層とコンタクト層および導電層の一部を同時に除去し
   てソース、ドレイン領域及びソース、ドレイン電極を形
   成する工程とからなることを特徴とする薄膜トランジス
   タの製造方法。
2. （２）上記第２絶縁膜のエッチングをウェットエッチン
   グまたはプラズマエッチングで行なうようにしたことを
   特徴とする請求項１記載の薄膜トランジスタの製造方法
   。