JPS6226605B2 - - Google Patents

Info

Publication number
JPS6226605B2
JPS6226605B2 JP55103388A JP10338880A JPS6226605B2 JP S6226605 B2 JPS6226605 B2 JP S6226605B2 JP 55103388 A JP55103388 A JP 55103388A JP 10338880 A JP10338880 A JP 10338880A JP S6226605 B2 JPS6226605 B2 JP S6226605B2
Authority
JP
Japan
Prior art keywords
frequency
oscillator
phase
cesium atomic
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55103388A
Other languages
English (en)
Other versions
JPS5728431A (en
Inventor
Hiromichi Jumonji
Masami Kihara
Shigenori Kodama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10338880A priority Critical patent/JPS5728431A/ja
Publication of JPS5728431A publication Critical patent/JPS5728431A/ja
Publication of JPS6226605B2 publication Critical patent/JPS6226605B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/26Automatic control of frequency or phase; Synchronisation using energy levels of molecules, atoms, or subatomic particles as a frequency reference

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 この発明はセシウム原子発振器を基準としてク
ロツクを発生する標準クロツク発生装置に関する
ものである。
デイジタル通信網においては網内の諸装置を有
機的に結合するため、局間で周波数同期を確立す
る必要がある。このためには非常に安定なクロツ
ク発生源を各局に配置し、相互に独立に運転する
独立同期方式、1局または主要な局に非常に安定
なクロツク発生源を設置してその下位の局にその
クロツクを分配し、下位の局に同期装置を設置し
て周波数同期を確立する従属同期方式が提案され
ている。
いずれの同期方式による場合でも基準となるク
ロツクを発生する標準クロツク発生装置が必要で
あり、かつ網間あるいは国際間でデイジタル通信
の接続を行うことを前提とすればその接続点に相
当する局では相互のクロツク周波数確度を一致さ
せることが必要になる。
このためクロツク源としては周波数確度が高い
セシウム原子発振器の導入が考えられる。その場
合セシウム原子発振器の性能を損わずまたその障
害にも対処できるような標準クロツク発生装置の
実現が重要になる。この種の標準クロツク発生装
置としてはセシウム原子発振器を2重化あるいは
3重化し、その内の一台の出力を利用する構成が
とられる。第1図にその従来の装置を示す。現
用・予備2台のセシウム原子発振器1a,1bの
出力を切替回路2a,2bによつて選択し、それ
ぞれにデイジタル処理形位相同期回路3a,3b
を従属させ、さらに後段の切替回路4a,4bに
よつて正常な出力を出力端子5a,5bに選択で
きるように2重化(現用・予備)して構成した。
この装置のデイジタル処理形位相同期回路3
a,3bは第2図に示すように端子11から入力
されたセシウム原子発振器の出力を分周器12で
分周して位相比較器13へ供給し、またデイジタ
ル制御入力部を有する電圧制御水晶発振器14の
出力を分周器15で分周してデイジタル位相比較
器13へ供給し、この位相比較器13はその両入
力を位相比較して出力する。制御部16では
CPU17がメモリ18内のプログラムを読出し
て解読実行することにより、デイジタル位相比較
器13の出力を取込み、これを統計処理して電圧
制御発振器14へ制御値を与える。制御部16内
にその処理に利用されるデータの読み書きのため
メモリ19が設けられる。電圧制御発振器14の
出力が出力端子21へ供給される。
この第1図及び第2図に示した従来装置では2
台のセシウム原子発振器1a,1bの障害時にも
デイジタル制御水晶発振器14を直前の制御デー
タを入力として自走させることができ、極端な周
波数跳躍は生じない。しかしセシウム原子発振器
1a,1bでおこる可能性のある周波数異常に対
しては、いずれの発振器に異常があるかを判別で
きないため、現用系セシウム原子発振器が周波数
異常状態になつた場合は、これに対処できない欠
点があつた。またセシウム原子発振器1a,1b
が正常時でもデイジタル処理形位相同期回路3
a,3bの出力は回路内のデイジタル制御の精度
に依存する離散的な周波数値をとることとなり、
セシウム原子発振器1a,1bの出力周波数とは
わずかにずれた値になる欠点があつた。さらに位
相同期回路3a,3bのループ内に複雑な制御部
16を含むため高い信頼性を確保することが困難
になる欠点もあつた。
第3図は従来の他のクロツク発生装置を示す。
セシウム原子発振器を1a,1b,1cと3重化
し、第1図の場合と同様に切替回路2a〜2c、
位相同期回路6a〜6c、後段の切替回路4a〜
4cを設け、更に周波数測定監視部22を設け、
3台のセシウム原子発振器1a〜1cに優先順位
を附与することができ、かつ1台の発振器が周波
数異常をおこした場合にはその1台を検出するこ
とが可能である。したがつて、後段の切替回路4
a〜4cによつて異常なセシウム原子発振器を排
除し、常に正常な1台の出力をクロツク源として
選択することができる。
しかし、この従来装置ではクロツク源に従属す
る位相同期回路6a〜6cをアナログ形位相同期
発振器で構成しているため、セシウム原子発振器
1a〜1cが全系統障害時には位相同期発振器6
a〜6cは内蔵の水晶発振器の周波数安定度でき
まる大きな周波数偏差で自走することになる。ま
たセシウム原子発振器1a〜1cの切替時には位
相同期発振器6a〜6c出力は過渡的に大きな周
波数偏差を生じる欠点があつた。さらにこの装置
では周波数測定監視部22を1系統しかもたない
ため、それが障害した時にはセシウム原子発振器
1a〜1c間の周波数偏差の測定が不可能にな
り、現用のセシウム原子発振器に周波数異常が生
じた場合には装置出力端子5a〜5cには異常な
周波数出力を出すことになり装置信頼性を損う欠
点があつた。
この発明はこれらの欠点を除去するために、常
に3重化可能なセシウム原子発振器を装備すると
ともに3台の相互の周波数差を比較計測し、その
比較データによつて作動する選択スイツチを設
け、さらに切替時の位相跳躍を低減するための位
相調整機能をもちかつ入力断時に直前までのデー
タによつて周波数制御可能な位相同期発振器をそ
れぞれ2系統以上上記セシウム原子発振器に従属
する構成としたものである。
第4図はこの発明の実施例を示し、セシウム原
子発振器1a〜1dはそれぞれセシウム原子発振
器の障害検出回路7a〜7dを通じて二つの優先
順位選択スイツチ23a,23bにそれぞれ共通
に接続される。これらスイツチ23a,23bは
優先順位を手動設定する機能とセシウム原子発振
器の障害時に優先順位を変更する機能を有し、こ
れらスイツチ23a,23bの出力側は周波数測
定監視部、22a,22bと、現用系選択スイツ
チ24a,24bにそれぞれ接続される。これら
スイツチ24a,24bはそれぞれ3系統のセシ
ウム原子発振器出力から現用系出力を選択するた
めのものであり、制御部25により制御される。
現用系選択スイツチ24a,24bは現用および
予備系出力を切替えるためのスイツチ26a,2
6bの両者にそれぞれ接続され、これらスイツチ
26a,26bは制御部27により制御され、か
つ位相調整機能をもち自走時に周波数制御可能な
位相同期発振器28a,28bに接続される。位
相同期発振器28a,28bの状態は制御部29
により制御される。位相同期発振器28a,28
bは切替スイツチ31a,31bの両者にそれぞ
れ接続され、スイツチ31a,31bは制御部3
2により制御されると共に装置出力端子5a,5
bに接続される。
セシウム原子発振器1a〜1cの出力は通常
5MHzの周波数で動作し、その周波数確度はこの
装置で使用するような可搬形の発振器の場合1×
10-11程度といわれている。しかし、セシウム原
子発振器の利用にあたつては主要構成要素である
セシウム原子ビーム管に寿命(〓3年)が存在す
ることと、発振器の内部の制御回路の劣化、異常
によつて1×10-11をこえる周波数異常が生じる
可能性があること、特に周波数異常に関してはセ
シウム原子発振器単体では検出できない可能性が
あることを考慮する必要がある。
したがつてセシウム原子発振器の周波数異常を
検出するため、少なくとも3台作動させ、相互の
周波数比較を行う構成とした。この実施例では4
台のセシウム原子発振器1a〜1dを装備し、動
作状態にある発振器を3台1a〜1cとし、他の
1台1dを動作中の発振器1a〜1cのうち1台
が障害時にあるいは障害の徴候がある場合に動作
状態に移行する待機用発振器とした。障害検出回
路7a〜7dはそれぞれセシウム原子発振器1a
〜1dの出力断、制御系異常等を検出する。優先
順位選択スイツチ23a,23bはそれぞれ4台
のセシウム原子発振器1a〜1dを手動により選
択してその出力として3系統のセシウム原子発振
器出力を得るものであり、この例ではその3系統
中の優先順位を設定することができる。スイツチ
23a,23bでそれぞれ選択されたこの3系統
の信号は周波数測定監視部22a,22bによつ
て常時比較され、3系統の信号の平均周波数に近
い周波数をもつ系の順に優先順位を附与するとと
もに、異常値の有無を監視して、選択スイツチ2
4a,24bを制御する信号を得る。その附与さ
れた優先順位を操作員はスイツチ23a,23b
に手動設定し、この優先順位データが制御部25
へ与えられる。制御部25に対し優先順位を直接
設定してもよい。
周波数測定監視部22a,22bは例えば第5
図に示すように入力端子34a〜34cに加えら
れる3系統の信号の周波数をそれぞれV1,V2
V3とすると、周波数偏差測定回路35a〜35
cによつて次式で表わされる相互の周波数偏差率
δ12,δ23,δ31 δ12=(V1−V2)/V0 (1) δ23=(V2−V3)/V0 δ31=(V3−V1)/V0 ただしV0〓V1〓V2〓V3 を計測し、データ処理回路36において計測結果
を統計処理して優先順位を判定するとともに、異
常周波数の有無を識別して、端子37より選択ス
イツチ制御信号を表示出力する。たとえばV1
V2=V3の場合、δ12=−δ31≠O,δ23=Oの計
測結果が得られるから、偏差率の絶対値が最少と
なるV2,V3の組合せ以外の入力V1を最悪と判定
することができる。
また、相互の周波数偏差率の絶対値に上限値δ
l(たとえば1×10-11)を設ければ、|δij|≧
δl(i,j=1,2,3)となる場合i,j以
外の1系統を、|δ12|,|δ23|,|δ31|<
δlの場合にはその最大値を与えない組合せ以外
の1系統を優先順位1位と判定することができ
る。
優先順位の現用系選択スイツチ24a,24b
には優先順位選択スイツチ23a,23bの3系
統の出力がそれぞれ入力され、平常時はそのうち
優先順位第1位の系統が選択されて出力される。
選択された1位のセシウム原子発振器の異常時あ
るいは上記限界値をこえる周波数異常時にはそれ
ぞれ障害検出器7a〜7dおよび周波数測定監視
部22a,22bからの障害情報がスイツチ制御
部25に転送され、制御部25は選択スイツチ2
4a,24bへの切替信号を発生し、優先順位第
2位の出力への自動的な切り替えを行なう。
セシウム原子発振器1a〜1dの動作状況、周
波数測定監視部22a,22bのデータの履歴を
保守者が判断し、優先順位の変更を行なう必要が
ある場合設定スイツチ23a,23bを手動によ
つて作動させることができる。
また、予防保全措置として3台の発振器のうち
1台を撤去して、待機用発振器1dを動作系に組
み入れる場合には待機用発振器1dに電源を投入
して定常状態に達した後、予備系の優先順位切替
スイツチ、例えば23bによつて動作系発振器群
の変更を行なう。次に予備系周波数監視部22b
によつて周波数比較を行ない、変更後の優先順位
を定め優先順位設定スイツチ23bを再び手動操
作で新たな優先順に変更する。さらに現用系の優
先順位設定スイツチ23aを手動操作して優先順
を上記の順に変更して現用系も新しい状態に移行
させることができる。
選択スイツチ24a,24bの出力には優先順
位1位のセシウム原子発振器出力が得られるが、
現用・予備切替スイツチ26a,26bを介して
これに2系統の位相同期発振器28a,28bを
従属させる。スイツチ26a,26bの制御信号
は、周波数測定監視部22a,22bの異常時に
スイツチ制御部25より発せられる。位相同期発
振器の構成は例えば第6図に示す通りである。入
力端子38に加えられる信号をてい倍器39によ
つてnてい倍し、出力周波数V0をもつ電圧制御
水晶発振器41の信号をてい倍器42でnてい倍
した後の信号と位相検波器43によつて位相比較
し、平常時は誤差信号を低域フイルタ44および
切替スイツチ45を介して電圧制御発振器41の
制御端子に帰還する。
このように平常時はアナログ的な位相同期回路
として動作するから、セシウム原子発振器に同期
した周波数確度の高い信号が発振器41の出力端
子46よりえられる。また位相比較をn倍の周波
数で行なつているために、入力での位相跳躍は
1/nに圧縮される位相調整機能をもつ。すなわ
ち、n=8とすれば、入力端子38に加えられる
信号が選択スイツチ24a又は24bによつて切
替えられ、入力信号位相が最悪1周期に相当する
200ns跳躍しても、出力端子46にあらわれる信
号は最悪25ns(=200/8)以下の位相跳躍量に
低減される。また低域フイルタ44の作用により
その跳躍は平滑化される。
一方アナログ電圧メモリ47には、平常時の低
域フイルタ44の出力電圧を印加し、その電圧を
デイジタル化して記憶更新するとともに低域フイ
ルタ44の出力電圧と略一致するアナログ電圧を
メモリ47の出力端子に得る。この電圧は位相同
期回路ループ内の特性変化、主として電圧制御水
晶発振器41の周波数エージング等を補正するよ
うに時間的に変化する。メモリ47は列えばA/
D変換器、可逆カウンタ、D/A変換器で構成さ
れる。
動作系の3台のセシウム原子発振器の異常時あ
るいは保守のための交換作業時には障害検出器7
a〜7dからの信号をスイツチ制御部29に転送
して制御部29の信号によつてスイツチ45を作
動させ、アナログメモリ47の出力電圧を電圧制
御発信器41の制御端子に印加して自走状態と
し、正常時とほぼ同一の周波数で発振させる。自
走時のアナログメモリ47からの制御電圧は、正
常時のデータにもとづいて処理発生され、電圧制
御発振器41の固有の周波数エージング等のルー
プ内特性変化を補正することができる。
セシウム原子発振器切替時には、位相比較器4
3への入力位相が急変し、位相同期発振器の出力
端子46の出力はその影響をうけて周波数が過渡
的に偏移する。また位相同期発振器28a,28
bを自走させる場合にもアナログメモリ47の量
子化ステツプに依存する微小な周波数変化を生じ
る。
第7図はこの発明の実施例の場合の実測値の一
例を示したものであり、同図Aはセシウム原子発
振器を時点t1で切り替えて、最悪時の25nsの位相
変化が、位相比較器43でおこつた場合の特性
で、位相同期発振器28a,28bのループ定数
で定まる位相変化、周波数変化を示す。この例で
はループの固有周波数を0.02〔rad/sec〕、減衰
定数を1.56とした結果位相変化を最大1.1×10-3
以下に抑圧できており、さらに位相調整用のてい
倍器39、のてい倍次数nを増大するか、ωnを
低減することによつて最大周波数跳躍量を低減で
きる。
第7図Bはアナログメモリ47の周波数に関す
る量子化ステツプを3.92×10-10とした場合に時
点t1で自走状態とした時のデータであり、自走状
態に移行しても位相は連続的に変化することにな
り、その傾斜が上記量子化ステツプに対応してい
る。さらに量子化ステツプを小さくすることによ
り自走状態の周波数誤差を低減できる。
切替スイツチ31a,31bは現用系の位相同
期発振器28a,28bの障害時に制御部32の
信号により作動し、常に正常動作状態にある別の
位相同期発振器28a,28bの出力を装置出力
端子5a,5bに得る機能をもつ。
先に述べたように優先順位の設定はスイツチ2
3a,23bで行うことなく、制御部25に対し
直接行つてもよい。スイツチ24a,24bの切
替えは必ずしも優先順位を付けて行わなくてもよ
い。また位相同期発振器28a,28b内におい
て、nてい倍した信号の位相制御ループを設けこ
れにより位相調整し、その出力側をスイツチ26
a,26bと同様に切替え、その出力は周波数を
n分周し、これに対し発振器を同期させる位相制
御ループを設け、位相同期発振器28a,28b
の出力としてもよい。更にこの位相同期発振器2
8a,28bとしてはデイジタルで構成してもよ
い。
以上説明したように、この発明においては3台
以上のセシウム原子発振器を動作させ、常時相互
の周波数比較を行つて各発振器の出力周波数の平
均値に最も近い周波数もをつ1台を基準発振器と
して選択する構成であり、その切替時の位相跳躍
を低減する機能をもつ高安定アナログ形位相同期
発振器を従属させる場合は周波数確度の高い装置
出力信号が得られ、かつ優先順位変更時にもその
影響を低減できる利点がある。また上記位相同期
発信器は制御ループ外にメモリをもつ構成である
から全てのセシウム原子発振器が障害になつた場
合でも、正常時と同等の周波数確度をもつ装置出
力が得られる利点がある。
さらにセシウム原子発信器以外の各部も2重化
した構成としたから保守も容易であり、きわめて
高い装置信頼性が得られる利点がある。このよう
に信頼性と周波数確度が高い標準クロツク装置が
実現できるから、デイジタル網の網同期系の基準
クロツクを発生する装置として利用でき、網間接
続が行なわれる場合にも充分な品質信頼性が確保
される。
【図面の簡単な説明】
第1図は従来の2重化された標準クロツク装置
を示す構成図、第2図は第1図の要素であるデイ
ジタル処理形位相同期発振器を示す構成図、第3
図は従来の3重化された標準クロツク発生装置を
示す構成図、第4図はこの発明による標準クロツ
ク発生装置の一実施例を示す構成図、第5図は第
4図の周波数測定監視部の例を示す構成図、第6
図は第4図の位相同期発振器の例を示す構成図、
第7図はこの発明装置の実施例における優先順位
切替時および自走時の装置出力周波数変化の実測
結果を説明する図である。 1a〜1d:セシウム原子発振器、5a,5
b:装置出力端子、7a〜7d:セシウム原子発
振器障害検出器、22a,22b:周波数監視
部、23a,23b:優先順位選択スイツチ、2
4a,24b:現用系選択スイツチ、25:選択
スイツチ制御部、26a,26b:現用予備切替
スイツチ、29:位相同期状態制御部、32:切
替スイツチ制御部、34:アナログ電圧メモリ。

Claims (1)

    【特許請求の範囲】
  1. 1 常に動作状態にある3台以上のセシウム原子
    発振器と1台以上の待機用セシウム原子発振器を
    装備し、そのうちから3系統の出力を選択する設
    定スイツチ、その選択された3系統の出力間の周
    波数偏差を測定処理する周波数測定監視部、その
    周波数比較結果にもとづいて1系統セシウム原子
    発振器出力を選択する機能をもち上記設定スイツ
    チに後置する現用系選択スイツチ、その現用系選
    択スイツチに後置する現用予備切替スイツチ、平
    常時はその現用予備切替スイツチ出力に位相調整
    後同期し、かつ制御データを記憶するメモリをも
    ち、セシウム原子発振器全系障害時に直前の制御
    データで周波数制御して自走可能な位相同期発振
    器、その位相同期発振に後置する現用予備切替ス
    イツチとをそれぞれ2系統以上を具備する標準ク
    ロツク発生装置。
JP10338880A 1980-07-28 1980-07-28 Standard clock generator Granted JPS5728431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10338880A JPS5728431A (en) 1980-07-28 1980-07-28 Standard clock generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10338880A JPS5728431A (en) 1980-07-28 1980-07-28 Standard clock generator

Publications (2)

Publication Number Publication Date
JPS5728431A JPS5728431A (en) 1982-02-16
JPS6226605B2 true JPS6226605B2 (ja) 1987-06-10

Family

ID=14352687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10338880A Granted JPS5728431A (en) 1980-07-28 1980-07-28 Standard clock generator

Country Status (1)

Country Link
JP (1) JPS5728431A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167524A (ja) * 1984-02-10 1985-08-30 Matsushita Electric Ind Co Ltd 信号切替器
FR2614116B1 (fr) * 1987-04-17 1989-07-21 Centre Nat Etd Spatiales Dispositif de reference de temps a stabilite sensiblement constante pour la mesure de temps a court et long terme
JPH0267820A (ja) * 1988-09-02 1990-03-07 Toyo Commun Equip Co Ltd 標準周波数クロック発生装置
JP2732541B2 (ja) * 1989-12-28 1998-03-30 日本電気株式会社 信号発振装置

Also Published As

Publication number Publication date
JPS5728431A (en) 1982-02-16

Similar Documents

Publication Publication Date Title
US5852728A (en) Uninterruptible clock supply apparatus for fault tolerant computer system
US4980899A (en) Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange
US10908635B1 (en) Detection and management of frequency errors in a reference input clock signal
US6204732B1 (en) Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units
EP1185933A1 (en) Redundant synchronous clock distribution for computer systems
JPH0795052A (ja) 周波数同期回路
JPH11308102A (ja) 位相同期回路
JPS6226605B2 (ja)
JPH06104882A (ja) 網同期クロック供給装置
US5596614A (en) Method and circuitry for aligning the phase of high-speed clocks in telecommunications systems
JPS6348928A (ja) 網同期用クロツク制御方式
JPH03102933A (ja) 同期クロック選択回路
JP4036013B2 (ja) 周波数監視回路、クロック供給装置、および周波数監視方法
EP0566586B1 (en) An oscillator unit with improved frequency stability
US6999546B2 (en) System and method for timing references for line interfaces
JPS6334659B2 (ja)
CN101145837B (zh) 一种可自动恢复可用业务时钟的电路系统及方法
JPH0267820A (ja) 標準周波数クロック発生装置
JPH11304972A (ja) 基準周波数・タイミング発生装置
JPS6072415A (ja) 位相同期回路の同期異常検出回路
JPH0347615B2 (ja)
CN1988426B (zh) 一种用于光转发板上的参考时钟发送电路及方法
JP2009212659A (ja) 位相差補正回路及び位相差補正方法
KR950012957B1 (ko) 아날로그 위상 고정 루프(pll)를 이용한 고안정도 동기회로
JP2732541B2 (ja) 信号発振装置