JPH03203060A - テープ走行装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はビデオカセットレコーダ、コンビＪ、−タ磁気
テープ装置等におけるテープ走行装置に関し、詳細には
アープ加速時のテープ弛み防止技術を改良したものであ
る。

（従来の技術） ビデオカセツｌ−レ］−ダ、コンビ−ｌ−タ磁気テープ
装置等（以下ＴＲと呼ぶ）にお１ノるアープ駆動方式は
、キャプスタンとピンチ【」−ラによりテープを駆動し
て供給リールから引きｔ１３シ、巻取リールで巻取る方
式あるいは、巻取リールによって７−７ｔを駆動し、供
給リールから引出して巻取リールに巻込む方式が一般的
である。このとき供給リールには適当なパックテンショ
ンが与えられテープの引出し状態が制御される。

このような系において、通常再生から巻戻し再生［−ド
に切換える等のように、テープ速度を低速度から高速度
に急変する場合、急激に加速されたキャブスタン軸とピ
ンチローラにより送出されるテープは、巻取リールで巻
取られるまでに、ヘッド及び各種ガイドが負荷として働
き、テープが一瞬、弛みを起こす。このため、テープの
へラドタッチが悪化し、ビデオカセットレコーダでは画
面にノイズが生じてしまう。

また、記録走行から記録ポーズのように、テープが急激
に減速される場合、供給側のリールが慣性で回り続け、
アープ弛みが発生ずる。

低速→高速時のテープ弛みは、キャプスタンモータの加
速を急激に行うのではなく、供給リールの慣性又はシリ
ンダ及び各種ガイドの負荷に合わせて、徐々に加速すれ
ば、発生を抑えることができる。これの方法は、減速時
のテープ弛みにも適用することができ、キャプスタンモ
ータに徐々にブレーキを）卦ける。

モータの回転速度制御は、電圧駆動形ドライブ回路の場
合、モータのコイルに流れる電流がドライブ回路に印加
する電圧に比例するので、回転速度を徐々に加・減速す
る速度制御信号は、速度に合わせた合わせた連続波形で
よく、比較的簡単に弛み現象を防止することができる。

しかし、最近低電力化のために、モータのコイルに流れ
る電流値そのものを制御する電流制御形ドライブ回路が
採用される傾向にある。電流駆動形モータドライブ回路
の場合、モータのコイルに流れる電流が、負荷とは比例
しても、回転速度にはまったく関係がなくなるため、ド
ライブ回路の入力端子に７３１１える速度制御信号とし
ては、離散信号やパルス信号を加えることになり、ステ
ッピングモータのような駆動モードになる。このような
制御では、緩徐の加・減速を行えず、七−夕は段階的に
加・減速される。このため、モータが変速するたびに、
画面に影賢りるとともに、機械的な盲を生じたりしく商
品品位を低下させるものであった。

（発明が解決しようとする課題） 以、Ｉ：説明したように、電流制御形のモータトンイブ
回路を使用し−Ｃ１キャプスタン制御によるｆ−グ走行
を行う従来の装置は、モータに流れる電流値と負荷とが
比例しないため、キャプスタンし−９を加・減速する際
、モータドライブ回路の反り端子に加える速度制御信号
として、負荷に合わせ、それによる過・減速分を考慮し
た連続波形を用いることができない。そこで、ステッピ
ングを−９のよ゛うな離散信号やパルス信号を用いたυ
１１方式を採用す−ると、モータは段階的に加・減速さ
れ、変速の度にテープ走行性能を悪化するという問題が
あった。

この発明は上記問題点を除去し、キャプスタン［−夕の
ｈＩ］速特性を巻取リールの巻取性能に合うＪ：、）に
補正し、テープ走行を円滑に行うようにしたｉ−−ゾ毛
（′］：装蘭の提供をｆｆ１ｌ的とする。

［発明の構成〕 （課題を解決するための手段） この発明は、直流モータのコイルに流れる電流を速度制
御信号に応じて制御する電流制御型のモータドライブ回
路と、前記モータの回転を検出して回転検出信号を出力
するモータ回転検出手段と、前記回転検出信号と目標値
とを比較して誤差！ＩＪ　ｌｉｔ信号を出力する誤差検
出回路を有し、前記モータの起動時又は加速時に前記誤
差検出回路からの信号の上限レベルを制限し、停止又は
減速時に前記誤差検出回路からの信号の下限レベルを制
限するリミッタ回路を設け、このリミッタ回路からの出
力に基づいて前記速度ｉｉ制御信号を形成するようにし
たことを特徴とする。

（作用） １ラシレス・モータのような非同明モータにおけるフィ
ードバック制御系においては、フィードバック信号と目
標値とを比較して形成される速度制御ｇ誤差信号を、調
節部で処理して速度制御信号を形成する。この発明の構
成によれば、上記調節部においてｔ−りの起動時又は加
速時及び停止又は減速時に前記速度！！Ｊ　ａｌｌ　誤
差信号のレベルが所定レベルを超過しないように制限す
るので、キャプスタンモータを加・減速する場合、キャ
プスタン加・減速性能を落とすことができる。このため
、ブラシレス七−夕をステッピングモータのように駆動
しても、回転速度の変速的な加・減速は生じず、リール
台の巻取り能力に合わせた回転制御が可能になる。

（実施例〉 以下、この発明を図示の実施例によって詳細に説明する
。

第１図はこの発明に係るテープ走行装置の一実施例を示
すブロック図であり、第２図は第１図に基づく構成図で
ある。

まず、第２図において、 （１）キャプスタンモータドライブ回路４は、半導体ド
ライブ素子によるブリッジ回路４１に、電源電圧十Ｂで
なく、入力信号として端子Ｐ１に加える速度制御信！；
３１６によって、Ｆ　ｉ？ブスタンモータ４２の各（Ｊ
相、■相、Ｗ相コイルに流れる電流を制御可能ｈ′市流
駆動形て゛あり、詳細な構成は以下ようになっている。

（ａ）ブリッジ回路４１は、回転磁界の位置を検出する
ホール素子からのＦＧ信号により各相コイルに流れる電
流を切換える回路を含み、電源電圧十Ｂで駆動される。

（ｂ）端子Ｐ２には、回転方向６１１ｍ回路３からの正
転／逆転切換信号３ａが印加され、信号３ａはブリッジ
回路３１に入力してコイルに流れる電流を切換える。

（Ｃ）端子Ｐ５には電流検出抵抗Ｒが接続され、抵抗Ｒ
の出力はブリッジ回路４１にフィードバックされる。

（ｄ）端子Ｐ３には制御系の外部基準バイアス回路５か
らの外部基準バイアス電圧が印加され、前記速度制御信
号１６は上記外部基準バイアス電圧との差分が、前記電
流検出抵抗Ｒからのフィードバック信号とともにブリッ
ジ回路４１に入力されている。

（ｃ）　ｍ子Ｐ４は本実施例では空き端子であるが、１
記端子Ｐ４には電流リミッタ回路が接続される。

（２Ｍノーボ制御回路１．速度切換回路２及び回転方向
切換回路３は、起動時、加速時、減速時。

ブレーキ時、定常時等のモード毎に決められる制御目標
値を演粋する回路である。即ち、（ａ）サーボ制御回路
１は、記録、再生、早送り。

逆転再生等の各モードを指定するモード信号■〜■を出
力４る。モード信号■は、この発明によるリミッタ値設
定回路９に供給されている。

（ｂ）速度切換回路２は、モード信号■に応じた速度目
標（ａ　２　ａ及び位相目標値２ｂを演算して出力する
。

（Ｃ）回転方向切換回路３はモード信号■に応じで前記
正転／逆転切換信号３ａを生成する。

（３）速度検出パルス発生回路２４から発生する検出パ
ルスは、−Ｆ１７ブスタンモータ４２のホール素ｆによ
って検出されるトＧ信弓から形成される。

上記速度検出パルスと位相検出パルス発生回路（コン（
〜目−ルパルス再生回路）３４からの各検出パルスは、
それぞれシュミット回路２３．３３で波形整形されて分
周器２２．３２にフィードバック信号として入力される
。

（４）分周器２２は、上記速度フィードバック信号を速
度目標値の示す比で分周した信号を出力し、分周器３２
は、位相フィードバック信号を位相目標値の示す比で分
周した信号を出力する。

（５）点線内に示す回路は、キャプスタンモータを７ク
ヂユエータとするフィードバック制御系の調節部を構成
する。調節部は以下の構成となっている。

（ａ）速度誤差検出回路２１９位相誤差検出回路３１及
びミックス回路１０は、上記分周器２２．３２からの出
力により、各目標値に対する速度及び位相誤差量を検出
しこれらを混合して、速度制御信号１６を形成するため
の速度制ｍ誤差信号１０ａを形成する。

ミックス回路１０からの速度制御誤差信号１０ａは、バ
イアスずれ補正回路１２に入力され、バイアス値がバイ
アスずれ検出回路１１からのバイアス値に補正される。

これはミックス回路１０から得られる速度制御誤差信号
１０ａが、外部基準バイアス回路５により制御系に設定
する基準バイアスレベルとオフセットを生じるので、こ
のオフセット量を検出し、後段の内部バイアス加算回路
１３で設定する調整部の内部バイアスを補正するのであ
る。

（ｂ）リミッタ値設定回路９は、上記サーボ制御回路１
からのモード信号■に応じて、制御系の内部基準バイア
ス加算回路１３からの信号を所定レベルで制限するリミ
ット値を発生する。内部基準バイアス加算回路１３から
の信号は、リミッタ回路７おいて上記リミット値を越え
ないように制限される。リミッタ回路７からは最終速度
制御ｍ誤差信号７ａが得られる。

（６）　ＰＷＭ　（パルス幅変調）回路１４とローパス
フィルタ１５は、デジタル−アナログ変換回路を構成し
ている。ＰＷＭ回路１４は、上記最終速度制御誤差信号
７ａのレベル即ら、目標値との誤差変位績に応じてパル
ス幅の制御されたＰＷＭ信号を出力す゛る。Ｌ　Ｐ　Ｆ
　１５は上記ＰＷＭ信０を平滑してアナログ信号形式の
速度制御信号１６を出力する。

このような構成により、キトブスタンし一タ４２の加速
又は起動時（以下加速時と称する〉には、速度制御誤差
信号１０ａのレベルが所定１ノベルを超過しないように
制限するので、キャプスタン加速性能を落とすことがで
きる。

上記具体的構成は第１図に示すブロックで表現される。

即ち、第１図において第２図の構成に対応する要素には
同一の符号を付づ。図中、−点鎖線より左側の回路が調
節部である。また、上記調節部とＰＷＭ回路１４は同一
のチップに集積化されている。

バイアスずれ検出回路１１は、遅延素子と加算器どによ
る出力を係数器で整数（ｎ）分の１倍して２バイアスず
れ量を検出する構成である。バイアスずれ補正回路１２
は加算器にて構成される。

上記によれば、再生モードから逆戻し再生ｔドのように
、キトゲスタンモータ４２の回転速度を上げた場合、サ
ーボ制御回路１からリミッタ値設定回路９に、逆戻し再
生特に適したリミッタ値を指示するモード信号■が入力
される。これにより、リミッタ値設定回路９から、［記
を一ド信弓■に基づくリミッタ値が出力され、リミッタ
回路７に供給されることで、内部基準バイアス回路１３
からの信号の上限が、上記リミッタ値のレベルで規制さ
れる。こうして得られる最終速度制御Ｊ誤差信号７ａは
、ＰＷＭ変調回路１４の出力に関するパルス幅変調範囲
を、リミッタ値を設定しない場合より狭く制御するよう
になり、これに基づく速度υＩｌｌ信号１６は、リミッ
タ値を設定しない場合より、モータ」イルに流れる電流
のピーク値を制限して、加速割合を落とす。本実施例の
場合、上記加速割合の降下分を、ヘッド、各種ガイド等
の走行負荷による巻取リールの巻取能力不足分に合わせ
ることにより、ｔサブスタンモータ４２の加速性能を抑
制し、キャプスタン加速能力を巻取側となるリール台の
巻取能力に合わせることが可能となる。

故に、テープのへラドタッチを悪化することがない。

なお、リミッタ回路７のリミッタ動作期間は、加速時の
一定期間に制限する。

要するに、加速時の立上げ電流を制限した電流リミット
１ＩＩＩＩ御を行ったものである。このようなリミッタ
値の設定によれば、第３図に示すように、モータドライ
ブ回路４の端子Ｐ４に、電流リミッタ回路３５を接続し
て、本実施例と同様にｔ−ド信ｇ■により、リミット値
を設定して行っても良い。

しかし、第２図と第３図を比較してわかるように、第２
図では、調節部内に電流リミット機能を含めることがで
きるので、第３図のように、を−タドライブ回路４に電
流リミッ回路３５を接続する必要がない。なお、第３図
において、第２図と同一・構成要素には同一の符号を付
しである。但し、第３図の回路は、第２図で示したよう
な、バイアスずれ補正回路１２等は省略しである。

第４図及び第５図はこの発明の他の実施例を示す構成図
及びブロック図である。

本実施例の特徴は、この発明による速度制御信号に対す
るリミット値にも、バイアス補「を行うようにしたもの
である。即ち、リミッタ値制限回路９とリミッタ回路７
の間にバイアスずれ補正回路８を設け、このバイアスず
れ補正回路８にバイアスずれ検出回路１１からの検出出
力１１ａを利用して、リミッタ値に対するバイアスを補
正するわけぐある。

こうすることで、外部基準バイアス回路５の出力するバ
イアス値のばらつきを補正することができる。第２図の
構成は、内部基準バイアス加算回路１３で加算する内部
バイアスと実際にモータドラ７ノ回路４に加わっている
内部基準バイアスとが同じであれば問題は無いが、外部
基準バイアス回路５のばらつきがあると、内部基準バイ
アスにも影響する。本実施例のバイアスずれ補正回路８
は、ｌ−記外部５１バイアス回路５のばらつきを補正し
たちのＣある。

第４図く第５図）の構成にすると、ＭＷＪ系内部の各回
路要素のばらつきに起因するバイアスのばらつき及び外
部回路要素のばらつきに起因する外部基準バイアスのば
らつきに影響されること無く、この発明による加速及び
起動時の電流制限を行うことができる。このような補正
は、外部に電流リミッタ回路５を設けて電流制限を行う
第３図の方式で１、を丈現Ｃきないメリットである。

第６図に示す実施例は、記録−→記録ポーズのような停
止時又は減速時（以下減速時と称する〉にもこの発明に
よるリミット動作を行うようにしたものである。

上記のような減速時には、一般に、モータをフリーラン
状態にして、目標値になったらサーボをかけるようにし
ている。しかしこの場合も、テープ走行負荷の軽い場合
は、テープ弛みが発生する虞れがあった。

本実施例は、第１図の実施例においてリミッタ値を設定
しＣいたのを、上限リミッタ値設定回路９ａと下限リミ
ッタ値設定回路９ｂに分離したものである。上限υミッ
タ値設定回路９ａは第１図の実施例と同様に、サーボ制
御回路１から供給されるモード信号■ａにて、加速時に
おける速度ｔＩｌｌ＠誤差信号１０ａの上限レベルを制
限するリミッタ値が設定される。下限リミッタ値設定回
路９ｂは、減速時に、サーボ制御回路１から発生するモ
ード信］Ｊ■ｂにて、減速時における速度制ｗＪ誤差信
号＋Ｏａのト限レベルを制限するリミッタ値が設定され
る。

また、本実施例においては、各上限及び下限リミッタ値
設定回路９ａ、９ｂに設定されたリミッタ値は、第４図
の実施例と同等のバイアスずれ補正を行うバイアスずれ
補正回路８ａ及び８ｂにより、バイアスずれ検出回路１
１からの検出信号１１ａによ−）でバイアスレベルが補
正されて、リミッタ囲路７に供給される。

上記のように、減速時に、速度及び位相誤差検出回路２
１．３１からの誤差出力に基づく速度制ｍ誤差信０１０
ａの信号レベルを規制することで、モータに流れる電流
が一定値以下にならないように制限される。これにより
、モータの減速特性は加速時の特性と同様に、緩徐に減
速され、テープ弛みを生ずることがない。また、その時
の下限レベルにＪ”５　＋＃るバイアスが、制御系に設
定される基準バイアスに合わせて補正されるので、モー
ウド９４１回路４を直接に電流制限して補正する必要が
ない。

この発明を実際にビデオカセットレコーダに採用したと
ころ、リミッタ制御が従来に比べて精度良く行うことが
でき、加速あるいは減速時の応答性を任意に選べ、リミ
ット値もテープスピードに応じて可変することが可能に
なり、加・減速時のピーク電流による電源変動を少なく
することができた。

［発明の効果］ できる。

【図面の簡単な説明】

第１図はこの発明に係るテープ走行装置の一実施例を示
す構成図、第２図は上記実施例のブロック図、第３図は
制御系の外部で電流リミッタ制ある。 １・・・サーボ制御回路、２−・・速度切換回路、３・
・・回転方向切換回路、４・・・１１Ｆブスタンドライ
ブ回路、５・・・外部基準バイアス回路、７・・・リミ
ッタ回路、９・・・リミッタ値設定回路、１０・・・ミ
ックス回路、１１・・・バイアスずれ検出回路、１２・
・・バイアスずれ補正回路、１３・・・内部基準バイア
ス加算回路、１４・・・ＰＷＭ回路、１５・・・ローパ
スフィルタ、２２・・・分周器、２４・・・速度検出パ
ルス発生回路、３２・・・分周器、３４・・・位相検出
パルス発生回路。

Claims (2)

【特許請求の範囲】
1. （１）直流モータのコイルに流れる電流を速度制御信号
   に応じて制御する電流制御型のモータドライブ回路と、 前記モータの回転を検出して回転検出信号を出力するモ
   ータ回転検出手段と、 前記回転検出信号と目標値とを比較して速度制御誤差信
   号を出力する誤差検出回路と、 前記モータの起動時又は加速時に前記誤差検出回路から
   の信号の上限レベルを制限し、停止時又は減速時に前記
   誤差検出回路からの信号の下限レベルを制限するリミッ
   タ回路と、このリミッタ回路からの出力に基づいて前記
   速度制御信号を形成し前記モータに流れる電流を制限可
   能にする駆動信号処理回路とを具備したことを特徴とす
   るテープ走行装置。
2. （２）制御系に設定される基準バイアスレベルと前記誤
   差検出回路の出力におけるバイアスレベルとのオフセッ
   トを検出するバイアスずれ検出回路を設け、前記リミッ
   タ回路が制限する上限レベル及び下限レベルを前記バイ
   アスずれ検出回路の検出出力にて補正するようにしたこ
   とを特徴とする請求項１に記載のテープ走行装置。