JPH03203379A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特に縦型電界効
果トランジスタに関する。

〔従来の技術〕

従来の、高出力ＭＯ３ＦＥＴは、高耐圧化設計を行って
もさほどオン抵抗が大きくならず、かつ、単位チップ面
積当たりのゲート幅を大きくとれるという利点を有する
縦型絶縁ゲート電界効果トランジスタ（以下ＶＤ−ＭＯ
３構造と記す）が広く用いられている。この構造を用い
て高周波化を図るには、入力容量並びに入力抵抗の低減
が必要になる。入力容量を低減するためには第２図に示
すようにゲート電極１に対して自己整合で、バックゲー
ト領域４並びにリース領域５を形成する必要があり、こ
のため、ゲート電極の材質は多結晶シリコンあるいは融
点が２．０００℃以上の高融点金属（たとえば、モリブ
デンやタングステン〉あるいは、高融点金属のシリサイ
ドを用いるのが一般的である。入力抵抗を低減するため
には、ゲート電極の材質としては、低融点低抵抗金属（
たとえば、アルミニウムや金など〉あるいは、先に述べ
た高融点金属を用いることが一般的である。多結晶シリ
コンを用いた例としては、マイクロウェーブス−７ン）
’−７−ル、ｚ；ｙ　（Ｍｉｃｒｏｗａｖｅｓ　＆　Ｒ
Ｆ）１９８５年８月１０７〜１１３頁やマイクロウェー
ブスーアンド・アールエフ（Ｍｉｃｒｏｗａｖｅｓ　＆
　ＲＦ）１９８５年１１月１３８〜１４１貢があり、高
融点金属のシリサイドを用いた例としてはアイイーイー
イー・トランザクションズ・オン・エレクトロン・デバ
イシズ（Ｉ　Ｅ　Ｅ　Ｅ　Ｔｒａｎｓａｃｔｉｏｎｓ　
ｏｎＥｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ）第ＥＤ−３４
巻１９８７年第５号があり、アルミニウムを用いた例と
してはアイイーデイ−エム８２．１０．１　　（ＩＥＤ
Ｍ８２゜１０．１）などがある。

〔発明が解決しようとする課題〕

上述した従来の電界効果トランジスタゲート電極の材質
では、低融点低抵抗金属の場合、融点が低いことや、イ
オン注入のマスクにならないなどの理由から、ゲート電
極に対して自己整合でバックゲート領域やソース領域が
形成されず、入力容量が低減できないという欠点があり
、高融点金属の場合は、酸化膜との密着性が悪いことや
、バックゲート領域の押込み時に金属がゲート−酸化膜
に浸透しゲート耐圧が低下する等の欠点がある。

ゲート電極が高融点金属シリサイドの場合は、高融点金
属の欠点はないが、高融点金属に比して比抵抗が数倍高
く、かつ、製法上膜厚を厚くできないので、入力抵抗が
大きくなるという欠点がある。

ゲート電極として多結晶シリコンを用いた場合、金属ゲ
ートに較べて格段に入力抵抗が増えるので、５０ＭＨｚ
以上の高周波で使用する場合には、バックゲート並びに
リース領域形成後多結晶シリコンゲート上に低融点金属
をスパッタ、蒸着あるいはメツキ法により配線抵抗部を
形成して入力抵抗を低減していたが、この手法では微細
化構造には適していないので、第３図に示す様なドレイ
ンの上部にまでゲート電極を延ばす構造になるので、帰
還容量が増大し、周波数特性の低下を招くという欠点が
あった。上記の問題点を数値例をあげておく。

ｇ、の式は、Ｗｇをゲート幅、Ｖ７をゲートしきい値Ｌ
ｃをチャネル長、ｔＯＸをゲート酸化膜とすると、（’
、’　ｔ　ｏ　＝８．８５４　Ｘ　１０−　”　Ｃ／Ｖ
ｃｍ、　εａｘ　＝　４）　・＝・・・（１）一般的な
パワーＭＯ３ＦＥＴの場合、μｎ＝３００ｃｎｆ／　Ｖ
、ｓｅｃ、　ｌ１ｇ＝１２，５ｃｍ、　Ｖｇ＝５Ｖ、　
Ｍｔ＝２Ｖ。

Ｌｃ＝２．０　μｍ、　ｔｏｘ＝０．１．ｕｍ程度であ
るのでｇ、＝２．０となる。

一方、利得帯域幅積：ｆｒは次式で表わされる。

フィンガー長さを２５０μｍとすると、ゲート本数は５
００本必要となる。１セル当り５０本とすると、１０セ
ル必要となる。

低抵抗金属として、アルミをゲート電極として使用した
場合、ゲート電極は、ソース側、ドレイン側にそれぞれ
２μｍの重なりマージンが必要になるので、 ｔｏ＋ｔ Ｃｇｄ　＝　８８．５ｐＦ 一方、アルミの比抵抗は２．４μΩ・ｃｍであるので、
厚さ０．８μｍとすると１ 、’、ｆｔ＝２．４Ｘ１０”Ｈｚ 多結晶シリコンをゲート電極として使用する場合入力側
の重なりは０．２μｍ１出力側は１０μｍの重なりがで
きるので、Ｃｇｓ＝　８．８５ｐＦ。

Ｃｇｄ　＝　４４３ｐ’Ｆ Ｒｇは、比抵抗の低い第２層目が支配的になるので、材
質をアルミとして、幅が１４μｍになり、ゲート電極の
本数は半分の２５０本になるので、Ｒｇ”１．７ｍΩ 、’、ｆｙ＝ｌ、０ＸＩＯ”Ｈｚ となる。ただしく２）式で得られるｂの値は、理論値で
あるので、実際に使用できる周波数は、十分のｍ程度で
ある。

〔課題を解決するための手段〕

本発明の電界効果トランジスタは、ＶＤ−ＭＯ８構造を
有する電界効果トランジスタで、基板側が多結晶シリコ
ンからなる第一層と、更に第一層の上部に高融点金属か
らなる第二層とを有するゲート電極を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の断面図であり、第２図（ａ
）〜（ｆ）は本発明の製造方法を説明するための工程順
に示した半導体チップの断面図である。

第一導電型高不純物濃度半導体基板９上にエピタキシャ
ル成長性等で第一導電型低不純物濃度層領域８を形成し
、更にその上部に、ゲート酸化膜３、ゲート電極第一層
１、ゲート電極第二層２の順で形成したものが第２図（
ａ）であり、リングラフィ技術等でゲート電極を成形し
たものが第２図（ｂ）であり、得られたゲート電極をマ
スクに、バックゲート領域４を形成したものが第２図（
Ｃ）であり、ソース領域５をイオン注入法等で形成した
ものが第２図（イ）である。その後、ゲート電極とソー
ス電極７との層間絶縁膜６を気相成長法等で形成したも
のが第２図（ｅ）であり、最後にソース電極７をメツキ
法やスパッタあるいは蒸着で形成すると第１図の構造と
なる。

第３図の従来技術の構造でゲート電極第一層１が高融点
金属の場合、ゲート酸化膜３との密着性が良くないため
、密着性を良くするため、ゲート酸化膜３の表面に不純
物を拡散している。その後、バックゲート領域４を形成
する際に高温長時間のアニールが必要となるので、この
アニールで、ゲート酸化膜３表面の不純物層が更に拡散
して、Ｍ○Ｓ構造を破壊することになったが、本実施例
の場合、多結晶シリコンは、酸化膜との密着性が良いの
で、ゲート酸化膜３表面に不純物を添加する必要がなく
、従ってＭＯ３構造を破壊することもない。入力抵抗に
関しては、ゲート電極第二層２で、高融点金属を使用す
るので、低減できる。

一方、第４図で示したゲート電極第一層１に多結晶シリ
コンを用いた場合、ゲート抵抗低減のため、後で、ゲー
ト電極第二層２を形成するが、本実施例の場合は、第一
層と第二層を同時に形成するので、充分微細化ができる
ので、帰還容量も増加しない。

従来技術と同じ条件でｂを計算すると、ゲート電極とリ
ースあるいはドレインとの重なりはどちらも０．２μｍ
となるので、 （’、、＝（：７．＝　８．８５ｐＦ Ｒ１は、第一層の多結晶シリコンを厚さ０．２μｍ、Ｐ
＝５５０μΩ・ｃｍ、第二層の高融点金属を厚さ０−８
　μＴＴＩＳＰ　＝　０　、５　μΩ−ｃｍとすると、
第一層と第二層は並列接続になるので、Ｒ９＝　１１．
０ｍΩ 、°、ｆｒ＝　５．４５　Ｘ　１０”Ｈｚとなり、従来
の２倍以上の周波数での使用が可能となる。

〔発明の効果〕 以上説明したように本発明は、ゲート電極が２層から成
り、かつ、基板側の第一層を多結晶シリコンで形成し、
第一層の上部の第二層を融点が２．０００℃以上の高融
点金属で形成することで、帰還容量を増加することなく
ゲート抵抗を低減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例断面図、第２図（ａ）〜（ｆ
）は本発明の一実施例の製造方法を説明するための工程
順に示した半導体チップの断面図、第３図は、従来のゲ
ート電極の材質が融点２．０００℃以上の高融点金属の
場合の素子部の断面図、第４図は従来のゲート電極の材
質が多結晶シリコンで、その上部に低抵抗金属層を形成
した場合の素子部の断面図である。 １・・・・・・ゲート電極第一層、２・・・・・・ゲー
ト電極第二層、３・・・・・・ゲート酸化膜、４・・・
・・・バックゲ−１・領域、５・・・・・・ソース領域
、６・・・・・・層間絶縁膜、７・・・・・・ソース電
極、８・・・・・・第一導電型低不純物濃度層領域、９
・・・・・・第一導電型高不純物濃度半導体基板。

Claims (1)

【特許請求の範囲】
1. 第一導電型高不純物濃度半導体基板上に第一導電型低不
   純物濃度半導体層領域を設け、該低不純物濃度層領域を
   ドレイン領域とし、該低不純物濃度層領域表面側に第一
   導電型のソース領域、第二導電型のバックゲート領域形
   成してなる電界効果トランジスタにおいて、ゲート電極
   が２層からなり、かつ、該ゲート電極の基板側の第一層
   を多結晶シリコンで形成し、前記第一層の上部の第二層
   を高融点金属で形成することを特徴とする電界効果トラ
   ンジスタ。