JPH03206664A - 垂直型半導体集積電力構造に挿入されるｎ↑＋型拡散領域の破壊を保護するためのデバイス - Google Patents

垂直型半導体集積電力構造に挿入されるｎ↑＋型拡散領域の破壊を保護するためのデバイス

Info

Publication number
JPH03206664A
JPH03206664A JP2300009A JP30000990A JPH03206664A JP H03206664 A JPH03206664 A JP H03206664A JP 2300009 A JP2300009 A JP 2300009A JP 30000990 A JP30000990 A JP 30000990A JP H03206664 A JPH03206664 A JP H03206664A
Authority
JP
Japan
Prior art keywords
region
type
pocket
diffusion region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2300009A
Other languages
English (en)
Inventor
Mario Paparo
マリオ　パパロ
Sergio Palara
セルジオ　パララ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SRL
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SRL
Publication of JPH03206664A publication Critical patent/JPH03206664A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は垂直型半導体集積電力構造に挿入されるＮ゛型
拡散領域の破壊を保護するためのデバイスに関する。
〔従来の技術］ 半導体集積構造は本質的に、Ｎ゛型基板と、このＮ゛型
基板上に重畳されるＮ一型エピタキシャル層と、このエ
ピタキシャル層の内方にあって、接地され、そこにそれ
ぞれのＮ型領域を含むＰ型絶縁ポケットとから戒ってい
る。
この型式の構造では、往々にして、他の金属トラックと
の横断を回避するための２つの金属トラックの接続に問
題がある。
従来、かかる問題はＮ型領域の内側にＮ゛型領域を挿入
することにより解決している。かかる領域は低い値の抵
抗のように作用し且つそれら金属トラック間での接続用
下部通路として機能する。
また、従来技術によると、こうしたＮ゛型接続領域の各
々は、Ｎ型領域の内側で達成されてモしてＮ゛型領域の
もので短絡された末端を持つＰ型領域上で拡散される。
もしも、そうした問題を解決するために、第１の技術が
その集積構造の内側で使用されると、そこには、そのベ
ースがＰ型絶縁ポケットにおいて生し、コレクタがＮ型
領域において生じてＮ゛型領域に接続され、エミッタが
基板に接続されている寄生トランジスタの形戒がある。
もしも、そうした問題を解決するために、第１の技術が
その集積構造の内側で使用されると、そこには２つのト
ランジスタにより形成されるＳＣＲ寄生デバイスが生じ
、その第１のトランジスタは、Ｐ型領域の内側において
生じるエミッタと、Ｐ型絶縁ポケットの内側において生
じるコレクタと、Ｎ型領域において生じるベースとを有
し、第２のトランジスタは、Ｎ型領域において生じて、
第ｌのトランジスタのベースに接続されたコレクタと、
絶縁ポケットにおいて生じて、第１のトランジスタのコ
レクタに接続されたベースと、基板において生じる工ξ
ツタとを持っている。
この問題を解決するための両技術において、その回路の
動作中、Ｎ゛型基板は接地に関して負となる。かかる場
合には、第１の解決策の寄生トランジスタか又は第２の
解決策のＳＣＲ寄生デバイスのいずれかがトリガーされ
る。もしも金属トラックを接続しているＮ゛型領域の１
端が低インピーダンスの電源ユニットに接続されるなら
ば、そのトランジスタ又はＳＣＲを通る電流は実用範囲
に制限されず、その接続部を損傷させる電力の消散とな
る。
もしも第２の解決策が使用されるならば、寄生効果に対
して可能な保護は、Ｎ゛型接触領域を通して、絶縁ポケ
ットに含まれたＮＶＪ域を、Ｎ３接続領域により達威さ
れるよりも高い電圧にハイアスすることによって達威さ
れる。この場合、ＳＣＲの第ｌの寄生トランジスタは逆
バイアスされる。
他方、もしも、回路的理由のために、Ｎ゛接続領域が前
述の高い電圧に接続されて、それがその集積回路に存在
する最大バイアス電圧であるとするならば、そのＳＣＲ
のトリガー動作に問題を生じさせ、そこでは、Ｎ゛接触
領域において生じるコレクタと、絶縁ポケットＰにおい
て生じるベースと、Ｎ゜基板において生じるエミッタと
を持つ更に別な寄生トランジスタがトリガーされる。か
くして、そこでは、集積回路の破壊が生しる。
〔発明の目的〕
本発明の目的は、Ｎ゛型接続領域を、寄生トランジスタ
の存在によって決定される起り得る破壊から保護する適
当な構造を作り出すことにある。
〔発明の構或概要および作用効果〕
本発明によると、かかる目的は、垂直型半導体集積電力
構造に挿入されるＮ゛型拡散領域の破壊を保護するため
のもので、接地される少なくとも１つのＰ゛型絶縁ボケ
ッチに含むＮ゛型基板と、そのポケットの内方にあって
、そこにＮ９型拡散領域のＰ型封じ込め領域を含むＮ型
領域とを有し、そこでのＮ゛型拡散領域がＰ型封じ込め
領域に関して電気的に絶縁されているデバイスでもって
達威される。
好都合なことに、Ｎ型ポケットとＰ型封じ込め領域とを
一緒に接続して、それらをＰ型絶縁領域と一緒に接地す
ることが可能である。
そこには又、そのＮ型ポケット及びＰ型封じ込め領域を
互いに且つＰ゛型封じ込め領域から電気的に分離する可
能性がある。
本発明の特長は添付図面に非限定的例として示されてい
る実施例についての以下の詳細な記載から一層明瞭にな
ろう。
〔実施例］ 第１図を参照するに、Ｎ一型エピタキシャル層、つまり
、領域２はＮ゛型基板、つまり、領域１の上部で戊長さ
れている。層２上には、その基板の表面に現われるＰ゛
型末端を持つＰ型絶縁ポケット、つまり、領域３が移植
及び拡散されている。ポケット３の内側には、第２のＮ
型エピタキシャル層、つまり、領域４が戒長され、領域
４の内側には、Ｐ型領域５が作られている。２つの金属
トラック９及び１１の接続に適したＮ゛型領域６はＰ型
領域５の内側に形成され、これと同時に、領域４の内側
には、Ｎ゛拡散領域７が設けられる。酸化物層１２はそ
の基板の上部全体にわたって蒸着されている。
金属被覆８は領域４，５及び７と絶縁ポケット３の突き
出し末端とを一緒に接地している。
金属トラック９はＶ“の電源に接続されている。
この集積構造では、トランジスタＴ１及びＴ２からなる
寄生ＳＣＩ？が生じる。トランジスタＴ２のエミッタは
Ｐ型領域５において生じ、そのベースはトランジスタＴ
１のコレクタと一緒にＮ型領域４において生じ、トラン
ジスタＴ２のコレクタはトランジスタＴ１のベースと一
緒にＰ型ポケット３において生じ、トランジスタＴＩの
エミッタはＮ＋型基板ｌにおいて生じる。
第ｌの集積構造においては、領域６において生じるコレ
クタと、領域５において生じ、トランジスタＴ２のエミ
ッタに接続されたベースと、領域４において生じ、トラ
ンジスタＴ２のベースに接続されたエミッタとを持つ更
に別な寄生トランジスタＴ４の形戒がある。
かくして、第２図に例示されているような回路構戒が得
られ、トランジスタＴ４は、そのベースがエミッタに接
続され、これがトランジスタＴ２を保持し、それらすべ
ての接合部が接地されているために遮断されている。ト
ランジスタＴＩはダイオードとして動作し、かくしてそ
のＶｂｅに等しい非常に低い電圧を受ける。もしも基板
、つまり、領域ｌがダイオードの直流電圧に制限された
負の電圧振幅を持つならば、トランジスタＴ１は破壊さ
れず、従って、トランジスタＴ２又はＴ４も破壊されな
い。
第３図を参照するに、そこに例示されている集積構造は
、領域７を除いて、第１図に例示されているのと同じ領
域を持っている。更に、そこには、金属被覆８に代って
、ポケット３のみを接地する金属被覆１０があり、領域
４及び５は互いに且つＮ゛型領域６及び絶縁ポケット３
から絶縁されたままに置かれる。
結果的に、第４図に例示されているような回路構成が得
られる。トランジスタＴ４は、そのベースに電力が供給
されないために、オフにあり、そしてＳＣＲ　Ｔｌ，　
Ｔ２は、トランジスタＴ２のエミッタに接続されるべき
電流源に対する接続を持たないために、オフにある。じ
かに行く唯一の接合部はダイオードのように一動作する
トランジスタＴ１の接合部であり、それに対して、第２
図についてなされた同じ記載が適用される。
【図面の簡単な説明】
第１図は、集積構造に挿入される保護用デバイスの集積
技術における第１の実施例を示す略示断面図である。第
２図は、第１図に例示されている実施例の回路構戒を示
す回路図である。 第３図は、集積構造に挿入される保護用デバイスの集積
技術における第２の実施例を示す略示断面図である。第
４図は、第３図に例示されている実施例の回路構成を示
す回路図である。 １・・・Ｎ゛型基板、２・・・Ｎ一型エピタキシャル層
、３・・・Ｐ型絶縁ポケット、４・・・Ｎ型エピタキシ
ャル層、５・・・Ｐ型封じ込み領域、６・・・Ｎ゛型拡
散領域。

Claims (1)

  1. 【特許請求の範囲】 １、垂直型半導体集積電力構造に挿入されるＮ＾＋型拡
    散領域の破壊を保護するためのもので、接地される少な
    くとも１つのＰ＾＋型絶縁ポケット（３）を含むＮ＾＋
    型基板（１）と、前記ポケット（３）の内方にあって、
    そこにＮ＾＋型拡散領域（６）のＰ型封じ込め領域（５
    ）を含むＮ型領域（４）とを有するデバイスであって、
    前記Ｎ＾＋型拡散領域（６）が前記Ｐ型封じ込め領域（
    ５）に関して電気的に絶縁されていることを特徴とする
    デバイス。 ２、前記Ｎ型領域（４）と、前記Ｎ＾＋型拡散領域（６
    ）の前記Ｐ型封じ込め領域（５）とは一緒に接続され、
    前記Ｐ＾＋型絶縁ポケット（３）と、共に接地されてい
    ることを特徴とする請求項１記載のデバイス。 ３、前記Ｎ型領域（４）と、前記Ｎ＾＋型拡散領域（６
    ）の前記Ｐ型封じ込め領域（５）とは、互いに且つ前記
    Ｐ＾＋型絶縁ポケット（３）に関して電気的に分離され
    ていることを特徴とする請求項１記載のデバイス。 ４、前記絶縁ポケット（３）は、Ｎ＾＋型基板（１）上
    に重畳されたＮ＾−型エピタキシャル層（２）において
    得られることを特徴とする請求項１記載のデバイス。
JP2300009A 1989-11-07 1990-11-07 垂直型半導体集積電力構造に挿入されるｎ↑＋型拡散領域の破壊を保護するためのデバイス Pending JPH03206664A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT22289A/89 1989-11-07
IT02228989A IT1236667B (it) 1989-11-07 1989-11-07 Dispositivo di protezione contro la rottura di una regione diffusa di tipo n+ inserita in una struttura integrata di potenza a semiconduttore di tipo verticale

Publications (1)

Publication Number Publication Date
JPH03206664A true JPH03206664A (ja) 1991-09-10

Family

ID=11194230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2300009A Pending JPH03206664A (ja) 1989-11-07 1990-11-07 垂直型半導体集積電力構造に挿入されるｎ↑＋型拡散領域の破壊を保護するためのデバイス

Country Status (5)

Country Link
US (1) US5245211A (ja)
EP (1) EP0427319A3 (ja)
JP (1) JPH03206664A (ja)
KR (1) KR910010703A (ja)
IT (1) IT1236667B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126618T2 (de) * 1991-11-25 1998-01-08 Cons Ric Microelettronica Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten
DE102004009981B4 (de) * 2004-03-01 2005-12-29 Infineon Technologies Ag ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261856A (ja) * 1988-04-13 1989-10-18 Hitachi Ltd 半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999215A (en) * 1972-05-31 1976-12-21 U.S. Philips Corporation Integrated semiconductor device comprising multi-layer circuit element and short-circuit means
JPS5718354A (en) * 1980-07-09 1982-01-30 Hitachi Ltd Semiconductor integrated circuit
US4521799A (en) * 1982-12-27 1985-06-04 Motorola, Inc. Crossunder within an active device
IT1218128B (it) * 1987-03-05 1990-04-12 Sgs Microelettronica Spa Struttura integrata per rete di trasferimento di segnali,particolarmente per circuito di pilotaggio per transistori mos di potenza
JPS63305545A (ja) * 1987-06-05 1988-12-13 Hitachi Ltd 半導体集積回路装置
IT1232930B (it) * 1987-10-30 1992-03-10 Sgs Microelettronica Spa Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261856A (ja) * 1988-04-13 1989-10-18 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
EP0427319A3 (en) 1991-10-02
IT1236667B (it) 1993-03-25
EP0427319A2 (en) 1991-05-15
KR910010703A (ko) 1991-06-29
IT8922289A0 (it) 1989-11-07
IT8922289A1 (it) 1991-05-07
US5245211A (en) 1993-09-14

Similar Documents

Publication Publication Date Title
US6538266B2 (en) Protection device with a silicon-controlled rectifier
US7485930B2 (en) Method for four direction low capacitance ESD protection
JP3342918B2 (ja) 集積回路における静電的放電に対してパッドを保護するためのダイオード構造
JPH0240221B2 (ja)
KR950030309A (ko) 반도체장치의 보호회로
JPH0324791B2 (ja)
JPS55113358A (en) Semiconductor device
JPH03206664A (ja) 垂直型半導体集積電力構造に挿入されるｎ↑＋型拡散領域の破壊を保護するためのデバイス
KR100190352B1 (ko) 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자
US5247201A (en) Input protection structure for integrated circuits
JPH01214055A (ja) 静電破壊保護装置
JP2854900B2 (ja) 半導体装置
JPH0478162A (ja) 集積回路用保護装置
JPS6290964A (ja) 集積回路保護構造
JPH11168181A (ja) 静電放電の保護回路、これを備えるトランジスタおよび半導体素子
JP2680848B2 (ja) 半導体記憶装置
JPH027191B2 (ja)
JPS6211787B2 (ja)
JPS63301555A (ja) 半導体装置
JPH0258864A (ja) 半導体装置
JPS63172468A (ja) 入力保護回路
JP3477741B2 (ja) 半導体装置
JPH0237112B2 (ja)
JPH02283070A (ja) 入力保護回路を備えた半導体集積回路装置
JPH0434963A (ja) 半導体装置