JPH0434963A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0434963A JPH0434963A JP14080890A JP14080890A JPH0434963A JP H0434963 A JPH0434963 A JP H0434963A JP 14080890 A JP14080890 A JP 14080890A JP 14080890 A JP14080890 A JP 14080890A JP H0434963 A JPH0434963 A JP H0434963A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- protecting
- element forming
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005192 partition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に保護素子を有する半導
体装置に関する。
体装置に関する。
従来の半導体装置は第２図に示すように、最高電位を印
加するパッド電極１に金属配線１４を介して保護素子用
のＮ型領域１３内に形成したＮ１型領域５を接続し、Ｎ
型領域１３内に形成したＰ＋型領域４に金属配線１５を
介してパッド電極２に接続されている。
加するパッド電極１に金属配線１４を介して保護素子用
のＮ型領域１３内に形成したＮ１型領域５を接続し、Ｎ
型領域１３内に形成したＰ＋型領域４に金属配線１５を
介してパッド電極２に接続されている。
第３図は第２図の半導体装置の等価回路図である。
第３図に示すように、最高電位を印加したパッド電極１
とパッド電極２の間に印加された電圧は、Ｐ＋型領域４
をアノードとし、Ｎ 型領域５をカソードとする接合ダ
イオードにより、印加電圧を吸収し、他の回路構成素子
を保護している。
とパッド電極２の間に印加された電圧は、Ｐ＋型領域４
をアノードとし、Ｎ 型領域５をカソードとする接合ダ
イオードにより、印加電圧を吸収し、他の回路構成素子
を保護している。
従来の半導体装置は、ダイオードの大きさにより保護能
力が決定されるので、保護能力を向上させる為には、素
子寸法を大きくすることが必要で、複数の保護素子を有
する場合には半導体装置プの寸法が大きくなるという問
題点があった。
力が決定されるので、保護能力を向上させる為には、素
子寸法を大きくすることが必要で、複数の保護素子を有
する場合には半導体装置プの寸法が大きくなるという問
題点があった。
本発明の半導体装置は、一導電型半導体基板上に設けた
逆導電型のエピタキシャル層と、前記エピタキシャル層
に設けてチップ領域の周縁部に保護素子形成領域を区画
する素子分離領域と、前記保護素子形成領域内に設けて
保護素子を形成する一導電型拡散領域と、前記保護素子
形成領域に接続して前記保護素子形成領域を最高電位に
バイアスする第１のバット電極と、前記一導電型拡散領
域に接続する入力信号回路用のバット電極とを有する。
逆導電型のエピタキシャル層と、前記エピタキシャル層
に設けてチップ領域の周縁部に保護素子形成領域を区画
する素子分離領域と、前記保護素子形成領域内に設けて
保護素子を形成する一導電型拡散領域と、前記保護素子
形成領域に接続して前記保護素子形成領域を最高電位に
バイアスする第１のバット電極と、前記一導電型拡散領
域に接続する入力信号回路用のバット電極とを有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の一実施例を示す平面図
及びＡ−Ａ’線断面図である。
及びＡ−Ａ’線断面図である。
第１図（ａ）、（ｂ）に示すように、Ｐ型シリコン基板
１２の上のチップ領域の周縁部に沿ってＮ１型埋込層１
０を設け、Ｎ′″型埋込層１ｏを含む表面にＮ型のエピ
タキシャル成長層７を設ける。次に、エピタキシャル層
７の表面に選択的にＰ型シリコン基板１２に達するＰ型
の素子分離領域１１を設けてチップ領域の周縁部にＮ＋
＋埋込層１０を含む保護素子形成領域８を区画する。次
に、保護素子形成領域８内に選択的に設けたＰ＋型領域
４ａ、４ｂをアノードとし、Ｎ“型埋込層１０をカソー
ドとするＰ−Ｎ接合ダイオードからなる保護素子を設け
、表面に設けた酸化膜９の上に設けたパッド電極２ａ、
２ｂにＰ１型領域４ａ、４ｂのそれぞれを接続する。次
に、保護素子形成領域８に最高電位接続用のＮ＋型領領
域５ａび近接したＰ＋型領域４ａ、４ｂの中間にＮ＋型
領領域５ｂ形成し、Ｎ＋型領領域５ａパッドな■形成領
域８に設けることにより、Ｐ＋型領域４ａ、４ｂの接合
面積を大きく形成できるため保護ダイオードの能力を向
上させることができ、チップ内部の集積度を向上させる
という効果を有する。
１２の上のチップ領域の周縁部に沿ってＮ１型埋込層１
０を設け、Ｎ′″型埋込層１ｏを含む表面にＮ型のエピ
タキシャル成長層７を設ける。次に、エピタキシャル層
７の表面に選択的にＰ型シリコン基板１２に達するＰ型
の素子分離領域１１を設けてチップ領域の周縁部にＮ＋
＋埋込層１０を含む保護素子形成領域８を区画する。次
に、保護素子形成領域８内に選択的に設けたＰ＋型領域
４ａ、４ｂをアノードとし、Ｎ“型埋込層１０をカソー
ドとするＰ−Ｎ接合ダイオードからなる保護素子を設け
、表面に設けた酸化膜９の上に設けたパッド電極２ａ、
２ｂにＰ１型領域４ａ、４ｂのそれぞれを接続する。次
に、保護素子形成領域８に最高電位接続用のＮ＋型領領
域５ａび近接したＰ＋型領域４ａ、４ｂの中間にＮ＋型
領領域５ｂ形成し、Ｎ＋型領領域５ａパッドな■形成領
域８に設けることにより、Ｐ＋型領域４ａ、４ｂの接合
面積を大きく形成できるため保護ダイオードの能力を向
上させることができ、チップ内部の集積度を向上させる
という効果を有する。
なお、近接して設けたＰ＋型領域４ａ、４ｂの中間に設
けたＮ＋型領領域５ｂ酸化膜９の上に設けた樹脂膜に含
まれる不純物イオンによる酸化膜９上の電位とＰ＋型領
域４ａ、４ｂをソース・ドレインとする寄生Ｐチャネル
ＭＯＳトランジスタの形成を防止するチャネルストッパ
の役目をする。
けたＮ＋型領領域５ｂ酸化膜９の上に設けた樹脂膜に含
まれる不純物イオンによる酸化膜９上の電位とＰ＋型領
域４ａ、４ｂをソース・ドレインとする寄生Ｐチャネル
ＭＯＳトランジスタの形成を防止するチャネルストッパ
の役目をする。
以上説明したように本発明は、チップの周縁部に周回し
て設けた保護素子形成領域内にＰ−Ｎ接合ダイオードを
設けることにより保護素子の面積を大きくでき破壊対策
用保護ダイオードとしての機能向上ができチップ内の集
積度の向上が可能になるという効果を有する。
て設けた保護素子形成領域内にＰ−Ｎ接合ダイオードを
設けることにより保護素子の面積を大きくでき破壊対策
用保護ダイオードとしての機能向上ができチップ内の集
積度の向上が可能になるという効果を有する。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図、第２図は従来の半導体装置の模式的
平面図、第３図は第２図の半導体装置の等価回路図であ
る。 １．２．２ａ、２ｂ−−・電極パッド、４，４ａ４ ｂ
−Ｐ＋型領域、５ 、５ ａ 、 ５ ｂ−Ｎ ”型領
域、７・・・エピタキシャル成長層、８・・・閑護素子
形成領域、９・・・酸化膜、１０・・・Ｎ“型埋込層、
１１・・・素子分離領域、１２・・・Ｐ型シリコン基板
、１３・・・Ｎ型領域、１４．１５・・・配線。 代理人 弁理士 内 原 晋 銅 図 ７３ Ｎ型頒戴 帛２ 図 突３ 図
Ａ−Ａ’線断面図、第２図は従来の半導体装置の模式的
平面図、第３図は第２図の半導体装置の等価回路図であ
る。 １．２．２ａ、２ｂ−−・電極パッド、４，４ａ４ ｂ
−Ｐ＋型領域、５ 、５ ａ 、 ５ ｂ−Ｎ ”型領
域、７・・・エピタキシャル成長層、８・・・閑護素子
形成領域、９・・・酸化膜、１０・・・Ｎ“型埋込層、
１１・・・素子分離領域、１２・・・Ｐ型シリコン基板
、１３・・・Ｎ型領域、１４．１５・・・配線。 代理人 弁理士 内 原 晋 銅 図 ７３ Ｎ型頒戴 帛２ 図 突３ 図
Claims (1)
- 一導電型半導体基板上に設けた逆導電型のエピタキシ
ャル層と、前記エピタキシャル層に設けてチップ領域の
周縁部に保護素子形成領域を区画する素子分離領域と、
前記保護素子形成領域内に設けて保護素子を形成する一
導電型拡散領域と、前記保護素子形成領域に接続して前
記保護素子形成領域を最高電位にバイアスする第１のパ
ッド電極と、前記一導電型拡散領域に接続する入力信号
回路用のパッド電極とを有することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14080890A JPH0434963A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14080890A JPH0434963A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0434963A true JPH0434963A (ja) | 1992-02-05 |
Family
ID=15277222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14080890A Pending JPH0434963A (ja) | 1990-05-30 | 1990-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0434963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500542A (en) * | 1993-02-12 | 1996-03-19 | Fujitsu Limited | Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor |
| US5955764A (en) * | 1994-10-06 | 1999-09-21 | Fujitsu Limited | MOS LSI with projection structure |
| US6002155A (en) * | 1993-02-12 | 1999-12-14 | Fujitsu Limited | Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01171262A (ja) * | 1987-12-25 | 1989-07-06 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
-
1990
- 1990-05-30 JP JP14080890A patent/JPH0434963A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01171262A (ja) * | 1987-12-25 | 1989-07-06 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500542A (en) * | 1993-02-12 | 1996-03-19 | Fujitsu Limited | Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor |
| US5672895A (en) * | 1993-02-12 | 1997-09-30 | Fujitsu, Ltd. | Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor |
| US6002155A (en) * | 1993-02-12 | 1999-12-14 | Fujitsu Limited | Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor |
| US5955764A (en) * | 1994-10-06 | 1999-09-21 | Fujitsu Limited | MOS LSI with projection structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3075892B2 (ja) | 半導体装置 | |
| US5432368A (en) | Pad protection diode structure | |
| JP3418436B2 (ja) | パワートランジスタ | |
| JP3195474B2 (ja) | 半導体装置 | |
| JP2878689B2 (ja) | 高耐圧半導体素子 | |
| EP0415255B1 (en) | Protection circuit for use in semiconductor integrated circuit device | |
| JP2954854B2 (ja) | 集積回路チップ | |
| US5706156A (en) | Semiconductor device having an ESD protective circuitry | |
| US20190378833A1 (en) | Semiconductor integrated circuit device having an electrostatic discharge protection circuit and method of manufacturing the semiconductor integrated circuit device | |
| US7473974B2 (en) | Semiconductor circuit device including a protection circuit | |
| JPH0434963A (ja) | 半導体装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| JPS63228667A (ja) | 半導体装置 | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2680848B2 (ja) | 半導体記憶装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPH04206768A (ja) | 半導体装置の保護回路 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JPH1168043A (ja) | Ｅｓｄ保護回路 | |
| JP3033251B2 (ja) | 半導体装置 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 |