JPH03206708A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH03206708A JPH03206708A JP2002267A JP226790A JPH03206708A JP H03206708 A JPH03206708 A JP H03206708A JP 2002267 A JP2002267 A JP 2002267A JP 226790 A JP226790 A JP 226790A JP H03206708 A JPH03206708 A JP H03206708A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- filter
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えばフィルタ出力を正弦波出カから、パル
ス出力に変換する際に、パルス幅の小さいパルスの出力
の防止に関するものである。
ス出力に変換する際に、パルス幅の小さいパルスの出力
の防止に関するものである。
第３図は従来のフィルタ回路と出方段を示すブロック図
であり、図において、（１）はフィルタ回路、（２ノは
フィルタの入力端子、（３ノはフィルタの出力端子、（
４）はコンパレー夕、（５Ｊはコンパレー夕の出カ端子
である。
であり、図において、（１）はフィルタ回路、（２ノは
フィルタの入力端子、（３ノはフィルタの出力端子、（
４）はコンパレー夕、（５Ｊはコンパレー夕の出カ端子
である。
従来のフィルタ回路とフィルタの出力段は上記の様に構
成され、フィルタ回路（１）の入力端子（２）に正弦波
入力が入力され、フィルタ回路（１）によって通過帯域
のみの正弦波出力かフィルタの出力端子（３）に出力さ
れ、その正弦波信号がコンパレータ（４）によってパル
スに変換され、コンパレータ出力端子（５ノにパルス信
号が発生するようになっている。
成され、フィルタ回路（１）の入力端子（２）に正弦波
入力が入力され、フィルタ回路（１）によって通過帯域
のみの正弦波出力かフィルタの出力端子（３）に出力さ
れ、その正弦波信号がコンパレータ（４）によってパル
スに変換され、コンパレータ出力端子（５ノにパルス信
号が発生するようになっている。
従来のフィルタの出力回路は以上のように構成されてい
たので、フィルタ出力の正弦波の信号レベルが、信号の
周波数がフィルタの帯域内から帯域外に変化する時に、
徐々に小さくなり、その時、コンパレー夕のＶＴＲより
、第４図に示すように、入力信号が大振幅の時（１３の
波形）、上段の図から、時間Ｔｌ％Ｔ４の幅で、正弦波
がコンパレートされ、中段の図に示すようなパルスが発
生する。
たので、フィルタ出力の正弦波の信号レベルが、信号の
周波数がフィルタの帯域内から帯域外に変化する時に、
徐々に小さくなり、その時、コンパレー夕のＶＴＲより
、第４図に示すように、入力信号が大振幅の時（１３の
波形）、上段の図から、時間Ｔｌ％Ｔ４の幅で、正弦波
がコンパレートされ、中段の図に示すようなパルスが発
生する。
次に、入力信号が小振幅の時（１４の波形）は、下段の
図より、時間Ｔ２、Ｔ３の幅で、正弦波がコンパレート
され、下段の図に示すようなパルスが発生する。つまり
、正弦波の信号レベルが小さくなるのに比例して、パル
ス幅が小さくなり、入力正弦波の信号レベルがコンパレ
ー夕の■ＴＨ以下になると、パルスは発生しなくなる。
図より、時間Ｔ２、Ｔ３の幅で、正弦波がコンパレート
され、下段の図に示すようなパルスが発生する。つまり
、正弦波の信号レベルが小さくなるのに比例して、パル
ス幅が小さくなり、入力正弦波の信号レベルがコンパレ
ー夕の■ＴＨ以下になると、パルスは発生しなくなる。
次に、第５図ｆこ示丁ように、入力正弦波のレベルがコ
ンパレータのＶＴＨ付近のレベルになると、コンパレー
夕、及びフィルタ回路のノイズなどで、パルスが発生す
る時間とパルスが発生しない時間が在存し、正弦波の信
号の周期と別の周期でパルスが発生してしまうため、マ
イコンでパルスの数を数えて、周期を読みとる際に正確
に読み取れないという問題点があった。
ンパレータのＶＴＨ付近のレベルになると、コンパレー
夕、及びフィルタ回路のノイズなどで、パルスが発生す
る時間とパルスが発生しない時間が在存し、正弦波の信
号の周期と別の周期でパルスが発生してしまうため、マ
イコンでパルスの数を数えて、周期を読みとる際に正確
に読み取れないという問題点があった。
この晃明は上記のような問題点を解決するためになされ
たもので、コンパレータ出力のパルスヲマイコンにより
カウントする時に、正確なカウントする出力回路を得る
ことを目的とする。
たもので、コンパレータ出力のパルスヲマイコンにより
カウントする時に、正確なカウントする出力回路を得る
ことを目的とする。
〔課題を解決するための手段〕
この允明に係るフィルタ回路の出力回路は、コンパレー
夕の出力段にスイソチを設け、このスイソチのｌｊ Ｎ
を行なうための振分器とコンパレー夕とリファレンス回
路を倫えたものである。
夕の出力段にスイソチを設け、このスイソチのｌｊ Ｎ
を行なうための振分器とコンパレー夕とリファレンス回
路を倫えたものである。
この発明における出力回路は、コンハレータの出力段に
設けられたスイッチが、フィルタの出力の正弦波信号レ
ベルが小さい時には、コンパレータ出力を出さないよう
にしている。
設けられたスイッチが、フィルタの出力の正弦波信号レ
ベルが小さい時には、コンパレータ出力を出さないよう
にしている。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例を示す出力回路のブロック
図である。図中、符号（１）〜（５）は前記従来のもの
と全く同一のものである。
図である。図中、符号（１）〜（５）は前記従来のもの
と全く同一のものである。
図において、（ｂ）はコンパレータ出力を制御するトラ
ンスミッシヲンゲート、（７）はＰチャンネルＭＯＳト
ランジスタ、（８），四はインバータ、（９）はａｌ！
、αりはコンパレー夕、ＱＤはリファレンス回路を示し
ている。
ンスミッシヲンゲート、（７）はＰチャンネルＭＯＳト
ランジスタ、（８），四はインバータ、（９）はａｌ！
、αりはコンパレー夕、ＱＤはリファレンス回路を示し
ている。
上記のように構威されたフィルタの出力回路において、
まずフィルタ回路（１）により、通過帯域の周波数の正
弦波形がフィルタの出力端子（３）に出力される。次段
のコンパレータ（４）により正弦波形がパルスに変換さ
れ、コンパレータ（４）の出力に、第２図（ａ）のパル
スが発生する。インパータ（３）によりこの（ａ）の波
形は反転され（ｂ）の波形になる。この波形を積分器（
９｝により、パルスの幅の積分を行ない、リファレンス
回路Ｕυによりあらかじめ設定されたリファレンス電圧
値と、積分電圧値を比較し、積分電圧値の方が大きい時
はコンパレータαＱの出力はＬレベル、小さい時はＨレ
ベルになるようになっている。コンパレータ出力がＬレ
ベルの時はトランスミノションゲート（６）のＰチャン
ネルトランジスタ（７ノのゲート瀧圧はＬレベルｆこな
り、Ｎチャンネルトランジスタのゲート電圧はＨレベル
になり、トランスミッションゲート（６ノはＯＮ ｔ，
、出力端子（５ノにパルスが出刀される。
まずフィルタ回路（１）により、通過帯域の周波数の正
弦波形がフィルタの出力端子（３）に出力される。次段
のコンパレータ（４）により正弦波形がパルスに変換さ
れ、コンパレータ（４）の出力に、第２図（ａ）のパル
スが発生する。インパータ（３）によりこの（ａ）の波
形は反転され（ｂ）の波形になる。この波形を積分器（
９｝により、パルスの幅の積分を行ない、リファレンス
回路Ｕυによりあらかじめ設定されたリファレンス電圧
値と、積分電圧値を比較し、積分電圧値の方が大きい時
はコンパレータαＱの出力はＬレベル、小さい時はＨレ
ベルになるようになっている。コンパレータ出力がＬレ
ベルの時はトランスミノションゲート（６）のＰチャン
ネルトランジスタ（７ノのゲート瀧圧はＬレベルｆこな
り、Ｎチャンネルトランジスタのゲート電圧はＨレベル
になり、トランスミッションゲート（６ノはＯＮ ｔ，
、出力端子（５ノにパルスが出刀される。
次に、コンパレータ出力がＨレベルの時、つまりこの時
は、積分電圧値がリファレンス電圧値より小さい時であ
る。つまりフィルタ出力信号レベルが小さい時である。
は、積分電圧値がリファレンス電圧値より小さい時であ
る。つまりフィルタ出力信号レベルが小さい時である。
この時は、トランスミッションゲート（６）のＰチャン
ネルトランジスタ（７）のゲート電圧はｈレベルＩこな
り、Ｎチャンネルトランジスタのゲート電圧はＬレベル
になるので、トランスミッションゲート（６ノはＯＦＦ
状態となる。この時、Ｐチャンネルトランジスタ（７）
のゲートにはＬレベルがかかっているので、コンパレー
タ出力喘子（５）にはコンバレータ（４冫の出力パルス
があらわれずに、ＨレベルのＤＣ！圧があらわれるよう
になっている。
ネルトランジスタ（７）のゲート電圧はｈレベルＩこな
り、Ｎチャンネルトランジスタのゲート電圧はＬレベル
になるので、トランスミッションゲート（６ノはＯＦＦ
状態となる。この時、Ｐチャンネルトランジスタ（７）
のゲートにはＬレベルがかかっているので、コンパレー
タ出力喘子（５）にはコンバレータ（４冫の出力パルス
があらわれずに、ＨレベルのＤＣ！圧があらわれるよう
になっている。
以上のようにこの発明によれば、コンパレー夕の出力段
にスイッチとこのスイッチを制御する回路を設けること
により、微小のフィルタ出力信号の時（フィルタの通過
域と減衰域の中間の周波数）ハ出力パルスを出力しない
ので、パルスの数の誤カウントを起こすことがないとい
う効果がある。
にスイッチとこのスイッチを制御する回路を設けること
により、微小のフィルタ出力信号の時（フィルタの通過
域と減衰域の中間の周波数）ハ出力パルスを出力しない
ので、パルスの数の誤カウントを起こすことがないとい
う効果がある。
第１図はこの発明の一実施例であるフィルタ回路の出力
回路のフロック図、第２図（ａ） （ｂ）は第１図のコ
ンパレータ（４冫の出力波形図およびインバータ（８）
の出力波形図、第３図は従釆のフィルタ回路の出力回路
のブロック図、第４図は第３図のフィルタ出力波形図お
よびコンパレータ出力波形図、第５図は、フィルタ出力
が微小仏号の時のフィルタ出力波形図およびコンパレー
タ出力波形図である。 図において、（ＩＪはフィルタ回路、（４）．αりはコ
ンパレータ、（６Ｊはトランスミッションゲート．（８
Ｊ．（６）はインバータ、（９）は積分器、ｔｉｌｌは
リファレンス回路を示す。 なお、図中、同一符号は同一、または相当部分を示す。
回路のフロック図、第２図（ａ） （ｂ）は第１図のコ
ンパレータ（４冫の出力波形図およびインバータ（８）
の出力波形図、第３図は従釆のフィルタ回路の出力回路
のブロック図、第４図は第３図のフィルタ出力波形図お
よびコンパレータ出力波形図、第５図は、フィルタ出力
が微小仏号の時のフィルタ出力波形図およびコンパレー
タ出力波形図である。 図において、（ＩＪはフィルタ回路、（４）．αりはコ
ンパレータ、（６Ｊはトランスミッションゲート．（８
Ｊ．（６）はインバータ、（９）は積分器、ｔｉｌｌは
リファレンス回路を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- フィルタ回路と、このフィルタ回路の出力段にコンパレ
ータを有する出力回路において、コンパレータの出力段
にスイッチを設け、このスイッチを制御する制御回路を
備えたことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267A JPH03206708A (ja) | 1990-01-08 | 1990-01-08 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267A JPH03206708A (ja) | 1990-01-08 | 1990-01-08 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03206708A true JPH03206708A (ja) | 1991-09-10 |
Family
ID=11524597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002267A Pending JPH03206708A (ja) | 1990-01-08 | 1990-01-08 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03206708A (ja) |
-
1990
- 1990-01-08 JP JP2002267A patent/JPH03206708A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04288607A (ja) | クロック信号切り換え回路 | |
| KR970072663A (ko) | 디지탈 노이즈 필터 | |
| US6134252A (en) | Enhanced glitch removal circuit | |
| JPH03206708A (ja) | 出力回路 | |
| US4308502A (en) | Threshold detection | |
| JPH02302999A (ja) | サンプルホールド回路 | |
| EP0279993A2 (en) | A circuit for removing unwanted temporal portions of a voltage varying signal | |
| US5025173A (en) | EFM-signal comparator | |
| KR100305718B1 (ko) | 입/출력버퍼의글리치제거회로 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| US4240035A (en) | Digital demodulator on a semiconductor base | |
| KR910008455B1 (ko) | 디지탈신호의 구간적분회로 | |
| US4356407A (en) | Input circuit for bucket brigade | |
| SU1336214A1 (ru) | Устройство детектировани воспроизводимых с магнитного носител цифровых сигналов | |
| JPS61212120A (ja) | Ａｄコンバ−タ | |
| SU756625A1 (ru) | Преобразователь - временной интервал 1 | |
| JPS6042528Y2 (ja) | カウンタ回路 | |
| JPH01198822A (ja) | 出力装置 | |
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| JPS58162126A (ja) | 集積回路装置の出力バツフア回路 | |
| JPS5853211A (ja) | 利得調整器 | |
| JPH03263918A (ja) | 半導体集積回路 | |
| JPS60104902U (ja) | トラツキングモ−タ−回路 | |
| JPH0691459B2 (ja) | ３値出力回路 | |
| JPS6255565A (ja) | 周波数弁別信号発生回路 |