JPH03206915A - 磁気検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気検出回路に関する。

〔従来の技術〕

モータの軸や水道メータの羽根車等の回転軸の回転を検
出するために、これらの回転に磁石を取付け、磁石の磁
場方向の変化を磁気検出素子で検出して電気信号に変換
し、この電気信号をコンパレー夕でパルスに変換するこ
とが広く行なわれているが、磁気検出素子とコンパレー
タで消費する電力を低減する手段として、電源電圧を間
欠的に短時間ずつ印加するパルス駆動方弐が採用されて
いる（例えば特公昭６４−１８３８号公報参照）。

このようなパルス駆動方式を用いたものでは、コンバレ
ー夕の出力パルスが間欠的に出力されるため、次の出力
パルスが生じるまでこのパルスをホールドするコンデン
サが用いられていた。

又、磁気検出素子では磁場を検出する回路では、出力パ
ルスの波形を整えるために、ヒステリシスを印加してお
り、前記コンバレータの出力を入力側に正帰還すること
でヒステリシスを得ていた（例えば特開昭５５−１４９
０５７号公報又は特開昭５７−１４８２８１号公報参照
）。

〔発明が解決しようとする課題〕

パルス駆動方式では間欠的に電１ｉ電圧を印加する周期
、すなわちサンプリング周期を長くする程消費電力が低
減できるが、サンプリング周期を長くすれば、それだけ
長時間の間コンデンサでパルスをホールドする必要があ
り、コンデンサの容量を大きくする必要がある。　コン
デンサの容量が大きくなれば、それを充電するための電
流も大きくなり、パルスをホールドするための消費電力
が増大し、システム全体としてみると、省電力化が達威
しにくいという問題点があった。　又、コンデンサの容
量を大きくすると、それだけコンデンサが大形となり、
スペースの面でも問題がある。

又、コンパレータの出力を入力側に正帰還してヒステリ
シスを得るものでは、コンパレー夕の出力電圧が電源電
圧で変化するためにヒステリシスが不安定になるという
問題点があった。　さらに又、パルス駆動方式では、コ
ンパレータに電源電圧をかけてからコンパレータの出力
が正常な値に達するまでの立上りの遅れがあるために、
コンバレータの出力を入力側に正帰還してヒステリシス
を得ることができないという問題点があった。

本発明は上記に鑑み、パルス駆動方式であって、システ
ムとしての消費電力を低減できる磁気検出回路を提供す
ることが第１の目的である。

本発明の第２の目的は、パルス駆動方式であって、シス
テムとしての消費電力を低減すると共に安定したヒステ
リシスが得られる磁気検出回路を提供することである。

〔課題を解決するための手段〕

上記目的を達戒するために、本発明の磁気検出回路は、
直列に接続された２個の磁気検出素子（１）（２）を含
む磁気検出部（９）と、この磁気検出部（９）の信号を
パルスに変換するコンパレータ（４）と、常時電源電圧
が印加されている増幅器（１１）とこの増幅器（１１）
の出力を入力に帰還する帰還抵抗（Ｒ，　Ｒ７）とから
なるホールド回路（１２）と、前記コンパレータ（４）
の出力をホールド回路（１２）に入力するスイッチ（１
３）と、前記磁気検出部（９）とコンパレータ（４）と
スイッチ（１３）とを間欠的に短時間ずつパルス駆動す
るための電源スイッチング回路（１０）とを具備したこ
とを特徴とする。

さらに、コンバレータ（４）の入力側にホールド回路（
１２）の出力を帰還してヒステリシスを加えるように構
成した。

増幅器（１１）としては、ＣＭＯＳインバータの２段増
幅回路を用いるとよい。

〔作用］ 磁気検出部（９）とコンバレータ（４）とスイソチ（１
３）とは電源スイッチング回路（１０）から間欠的に短
時間ずつ電源電圧を受けてパルス駆動され、いわゆるサ
ンプリング動作をする。　磁場が変化すると磁気検出素
子（１）（２）を含む磁気検出部（９）の信号が変化し
て、コンパレータ（４）でパルスに変換される。

このパルスはスイッチ（１３）を介してホールド回路（
１２）の入力側に印加されてホールドされる。　従って
ホ〜ルド回路（１２）の出力信号は磁場の変化に応した
信号となる。

コンバレータ（４）の入力側にホールド回路（１２）の
出力を帰還したものでは、ヒステリシスが得られ、出力
波形が整えられる。

Ｃ実施例〕 第ｌ図において、１と２は磁気検出素子で、図示のよう
に直列に接続され、その接続点３がコンバレータ４の反
転入力に接続されている。　コンバレータ４の非反転入
力には基準電圧５が印加されている。　磁気検出素子ｌ
と２は周知の磁気抵抗効果素子が用いられていて、これ
らの素子１と２はその主たる電流方向が互いに直角にな
るようにジグザグ状に形威され、一枚の基板６の表面に
蒸着形威されている。　このような磁気抵抗効果素子を
用いた磁気検出素子１と２の直列接続では、直列接続の
両端７と８との間に電源電圧Ｖ０を加え、基板６の面内
で回転する磁場を印加すると、素子２のジグザグ状の長
手方向である主たる電流方向と磁場とのなす角θに対し Ｖ＝ＴＶ０＋ΔＶ　ｃｏｓ　２θ なる電圧Ｖが接続点３に得られる。　この電圧は磁場の
回転に対して正弦波状に変化するが、この信号電圧をコ
ンパレータ４で基準電圧５と比較してパルスに変換する
。　なお、磁気検出素子１．２と、基準電圧５で磁気検
出部９を構成し、この磁気検出部９とコンバレータ４と
には、電源スイッチング回路ｌＯから間欠的に短時間ず
つ電源電圧■。が印加され、いわゆるパルス駆動されて
いる。

１１は増幅器で、その出力を入力側に帰還する帰還抵抗
Ｒと共にホールド回路１２を構成している。

ｌ３は、コンパレータ４とホールド回路１２の間に挿入
されたスイッチで、電源スイッチング回路１０の信号で
開閉される。　従ってこのスイッチ１３は磁気検出部９
とコンパレータ４とに間歇的に短時間の間電源電圧Ｖ０
が印加されている間だけ閉じ、他の期間は開いている。

　Ｒｆはホールド回路１２の出力をコンパレータ４の入
力側に帰還してヒステリシスを加えるための抵抗である
。

第２図の回路では、第１図の基準電圧５の代わりに、抵
抗Ｒ３，　ＶＲ，及びＲ４の直列接続からなる分圧器が
図示のように接続して用いられており、磁気検出素子１
，２と、抵抗Ｒ：ｌ，　ＶＲＩ及びＲ４とでブリッジ回
路を構成している。　電源スイッチング回路１０は、イ
ンパ“一夕１４〜〜ｌ７、コンデンサｃ１、抵抗Ｒ，，
　Ｒｔ及びトランジスタＴｒｌ等を図示のように接続し
て構成されている。　コンデンサＣ，に抵抗Ｒ１を通じ
て充電するときの時定数と、コンデンサＣ，の電荷を抵
抗Ｒｚを通して放電するときの時定数を選ぶことにより
、ディーティ比が１：２００の電源電圧パルスを発生し
、磁気検出部９とコンパレータ４とで消費する電力を大
幅に低減している。

ホールド回路１２はＣＭＯＳインバータ１８．　１９の
２段増幅回路と帰還抵抗Ｒ７を図示のように接続して構
成している。　スイッチ１３はＮチャンネルエンハンス
メント型ＭＯＳＦＥＴで、そのゲートには電源スイッチ
ング回路１０からの間欠パルスが印加されている。　Ｒ
Ｓ，　Ｒ．は抵抗、ｃ２は容量が１００　ＰＦのコンデ
ンサ、Ｒ８はホールド回路１２の出力をコンパレータ４
の入力側に帰還してヒステリシスを与えるための抵抗で
ある。　コンパレータ４は、出力段がオープンコレクタ
で、抵抗値が２０ＫΩのプルアンプ抵抗Ｒ５が図示のよ
うに接続されている。

スイッチ｛３を構戒するＭＯＳＦＥＴは低い電圧でも十
分にスイッチングでき、電力消費は殆ど無い。

抵抗Ｒ６の値は帰還抵抗Ｒ，の値のｌ／１０以下に選定
されており、電源スイッチング回路１０の出力パルスが
ハイの時にスイッチ１３が閉して、そのときのコンパレ
ータ４の出力信号のレベルをホールド回路１２がホール
ドする。

次に第２図の回路の作動を第３図に基づいて説明する。

第３図（ａ）は電源スイッチング回路１０から磁気検出
部９，コンパレータ４及びスイッチ１３のゲートにそれ
ぞれ印加される電圧波形で、間欠的に短時間Ｔ０ずつ図
示のようなパルス電圧が印加される。

Ｔはパルス周期であり、ディーティ比がＴ．／　Ｔで、
前述のようにこの値は１　／２００に定めてある。

同図（ｂ）はコンパレータ４の入力で、（１）は磁気検
出素子ｌと２の接続点からコンバレータ４の反転入力に
印加される電圧、（２）は抵抗Ｒｆｆ＋νＲ１及びＲ４
の直列接続からなる分圧器からコンパレータ４の比反転
入力に印加される基準電圧である。　同図（ｂ）でＨは
ヒステリシスを示す。　なお同図い）で、（１）で示す
電圧は仮に両磁気検出素子１と２の直列接続の両端に電
源電圧■。が常時印加されているものとして磁場が回転
したときの有様を考慮した電圧であるが、実際の第２図
の回路では磁気検出素子１と２の直列接続には間欠的に
短時間Ｔ０ずつしか電源電圧が印加されないので、（１
）の電圧は具体的には図示のような正弦波形をサンプリ
ングしたパルス波形となる。　このことは周知の従来技
術である。

第３図（Ｃ）は磁気検出部９とコンバレータ４とに常時
継続して電源電圧Ｖｏを印加したと仮定した場合のコン
パレータ４の出力波形で、磁気検出素子１．２の出力信
号である同図（ｂ）の（１）の波形と（２）の基準電圧
とを比較して形威したパルス波形となっている。

第３図（ｄ）は実際の第２図におけるコンパレータ４の
出力で、同図（Ｃ）の波形を周期Ｔでサンプリングした
パルス波形となっている。

第３図（ｅ）はホールド回路１２の出力波形で、ホール
ド回路１２は、ＭＯＳＦＥＴからなるスイッチ１３が閉
したときのコンバレータ４の出力信号のレベルを次のサ
ンプリング時までホールドする。

コンパレータ４は、それを構戒する集積回路の特性によ
り、電源電圧がハイとなったときから約ｌ〜２μＳｅｃ
遅れて出力が立上るため、このときのホールド回路１２
のチヤタリングを防止するためにコンデンサＣ２が設け
てある　（第４図（ａ）　（ｂ）参照）。

帰還抵抗Ｒ８は、システムにヒステリシスを印加するも
のであるが、電源スイッチング回路１０から磁気検出部
９とコンパレータ４とに電源電圧を短時間Ｔ０の間印加
する時期が第３図（ｂ）で、（１）の信号電圧と、（２
）の基準電圧とが交差する時期に重なった場合のチヤタ
リングの発生を防止して波形を整える働きをする。

磁気検出部９の抵抗ＶＲ．は可変抵抗器で、回転磁界を
検出するときに、ホールド回路１２の出力信号のディー
ティ比が５０％になるように調整する。

電源スイッチング回路１０からのパルス、すなわちサン
プリングパルスが周期Ｔが２ｍ　Ｓｅｃ，　ＯＮ時間Ｔ
０が１０μＳｅｃの場合で、回転磁界の１回転でホール
ド回路１２の出力パルスが２パルス、かつこの出力パル
スの１周期の間に１０回のサンプリングを行なうとする
と、１５００ｒｐｍの回転磁界に応答できる。

仮に第２図の磁気検出部９とコンパレータ４とに常時電
源電圧３［Ｖ１　を印加したとすると、これらの回路で
約２．３ｍＡの電流を消費するものが、第２図の実施例
は、電源スイッチング回路１０でディーティ比１　／２
００のパルス状電源電圧を間欠的に印加するようにした
ため、その消費電流は２．３ｍＡの１　／２００の１１
．５μＡとなり、ＣＭＯＳインバタ１８．　１９及び電
源スイッチ回路１０の消費電流１．１μＡと合わせて合
計１２．６μＡしか消費せず、電源にリチューム電池を
使用して十分に１０年間以上の長時間の電池寿命が得ら
れる。

なお、抵抗１’？ｌ＋　ＶＲ．Ｒ４からなる分圧器に代
えて、別の２個の磁気検出素子の直列接続を用い、前記
磁気検出素子１，２と共にブリッジ回路の４辺全てを磁
気検出素子で＃ＩＩｌｉＬで磁気検出部９とすることも
できる。

〔発明の効果） 本発明の磁気検出回路は上記のように構或されていて、
サンプリング信号をホールドするコンデンサを必要とし
ないから、消費電力を低減でき電池で長時間作動するこ
とができる。

又、サンプリングした信号をホールド回路で自己保持し
ているため、ホールド時間は無限である。

従って、サンプリング周期（前記時間Ｔ）を長くしても
安定に出力が出せ、その点からも消費電力が低減できる
。

さらに又、出力レベルがはぐ電源電圧に近い値が得られ
るホールド回路から、コンパレー夕の入力側に帰還して
ヒステリシスをえるように構成したので、電源電圧によ
るヒステリシス幅の変化がなく、安定したヒステリシス
が得られるようになった。

【図面の簡単な説明】

第１図と第２図は本発明の異なる実施例の電気回路図、
第３図と第４図は電圧波形の図である。 １，２・・・磁気検出素子、４・・・コンパレタ、９・
・・磁気検出部、１０・・・電源スイッチング回路、１
１・・・増幅器、１２・・・ホールド回路、ｌ３・・・
スイッチ、１８．　１９・・・ＣＭＯＳインハータ、Ｒ
，Ｒ，・・−帰還抵抗、Ｒｆ，Ｒ８・・・ヒステリシス
用の帰還抵抗

Claims (1)

1. 【特許請求の範囲】 １、直列に接続された２個の磁気検出素子（１）（２）
   を含む磁気検出部（９）と、この磁気検出部（９）の信
   号をパルスに変換するコンパレータ（４）と、常時電源
   電圧が印加されている増幅器（１１）とこの増幅器（１
   １）の出力を入力に帰還する帰還抵抗（Ｒ、Ｒ＿７）と
   からなるホールド回路（１２）と、前記コンパレータ（
   ４）の出力をホールド回路（１２）に入力するスイッチ
   （１３）と、前記磁気検出部（９）とコンパレータ（４
   ）とスイッチ（１３）とを間欠的に短時間ずつパルス駆
   動するための電源スイッチング回路（１０）とを具備し
   た磁気検出回路。 ２、コンパレータ（４）の入力側にホールド回路（１２
   ）の出力を帰還してヒステリシスを加えるように構成し
   た請求項１記載の磁気検出回路。 ３、増幅器（１１）がＣＭＯＳインバータ（１８）（１
   ９）の２段増幅回路であることを特徴とする請求項１又
   は２記載の磁気検出回路。