JPH03208137A - 制御用マイクロコンピュータの異常検知方式 - Google Patents
制御用マイクロコンピュータの異常検知方式Info
- Publication number
- JPH03208137A JPH03208137A JP2004088A JP408890A JPH03208137A JP H03208137 A JPH03208137 A JP H03208137A JP 2004088 A JP2004088 A JP 2004088A JP 408890 A JP408890 A JP 408890A JP H03208137 A JPH03208137 A JP H03208137A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- reset
- processing
- timer
- internal counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 title claims description 12
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000012544 monitoring process Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御用マイクロコンピュータの異常検知方式に
関するものである． 〔従来技術〕 従来この種の技術としては、特願昭６０−２９９０５３
に開示されたものがあった．第２図は従来の制御用マイ
クロコンピュータの要部構成を示す図である。図示する
ように、ＣＰＵ（中央演算処理装置）１には、記憶装置
２と、ＣＰＵＩに供給される割込信号を所定時間毎に発
生する割込信号用タイマ３と、該割込信号用タイマ３か
らの割込信号に応じてＣＰＵＩが発生するリセット信号
により、リセットとされる監視用タイマ４が接続されて
いる。
関するものである． 〔従来技術〕 従来この種の技術としては、特願昭６０−２９９０５３
に開示されたものがあった．第２図は従来の制御用マイ
クロコンピュータの要部構成を示す図である。図示する
ように、ＣＰＵ（中央演算処理装置）１には、記憶装置
２と、ＣＰＵＩに供給される割込信号を所定時間毎に発
生する割込信号用タイマ３と、該割込信号用タイマ３か
らの割込信号に応じてＣＰＵＩが発生するリセット信号
により、リセットとされる監視用タイマ４が接続されて
いる。
第３図は割込信号用タイマ３からの割込信号に応答して
起動される処理（以後単に「割込処理」と称す）プログ
ラムのフローチャート、第４図は該割込処理よりも優先
度の低い処理（以後単に１通！処理」と称す）プログラ
ムのフローチャートである。
起動される処理（以後単に「割込処理」と称す）プログ
ラムのフローチャート、第４図は該割込処理よりも優先
度の低い処理（以後単に１通！処理」と称す）プログラ
ムのフローチャートである。
第３図の割込処理中、即ち、割込ジョブの実４（ステッ
プ２１）の後、監視用タイマ４をリセ・トするフラグ「
１」を記憶装置２に記憶し（；テップ２２）、第４１３
０の通常処理中、即ち通フジョブの実行（ステップ３１
）の後、前記記憶１たフラグｒ１」に応答して（ステッ
プ３２）、（ＰＵＩが監視用タイマ４をリセットするり
セッ！信号出力処理を実行している（ステップ３３）．
なお、その後フラグ「ＯＪを記憶装置２に記憶し（ステ
ップ３４）、続いて通常ジョブを実行すく（ステップ３
５）。
プ２１）の後、監視用タイマ４をリセ・トするフラグ「
１」を記憶装置２に記憶し（；テップ２２）、第４１３
０の通常処理中、即ち通フジョブの実行（ステップ３１
）の後、前記記憶１たフラグｒ１」に応答して（ステッ
プ３２）、（ＰＵＩが監視用タイマ４をリセットするり
セッ！信号出力処理を実行している（ステップ３３）．
なお、その後フラグ「ＯＪを記憶装置２に記憶し（ステ
ップ３４）、続いて通常ジョブを実行すく（ステップ３
５）。
しかしながら上記従来の方式においては、監禎用タイマ
４の時間は固定値で設定されるため、マイクロコンピュ
ータのあ理時間が長くなる制御装置を作る場合は、この
監視用タイマ４により固定時間で常にリセットされ、正
常動作ができなくなる。
４の時間は固定値で設定されるため、マイクロコンピュ
ータのあ理時間が長くなる制御装置を作る場合は、この
監視用タイマ４により固定時間で常にリセットされ、正
常動作ができなくなる。
また、監視用タイマ４の設定時間を長くする場合は、そ
の回路をその都度作り直さなければならないという問題
があった。
の回路をその都度作り直さなければならないという問題
があった。
本発明は上述の点に鑑みてなされたもので上記問題点を
除去し、監視用タイマのリセット周期を短い時間で行な
い、このリセット回数を内部カウンタで管理し、連続処
理時間を監視することにより、処理時間の長いあ理でも
監視用タイマ回路を作り直すことがなく、処理時間に合
わせた最適な監視を実現できる制御用マイクロコンピュ
ータの異常検知方式を提供することにある。
除去し、監視用タイマのリセット周期を短い時間で行な
い、このリセット回数を内部カウンタで管理し、連続処
理時間を監視することにより、処理時間の長いあ理でも
監視用タイマ回路を作り直すことがなく、処理時間に合
わせた最適な監視を実現できる制御用マイクロコンピュ
ータの異常検知方式を提供することにある。
上記課題を解決するため本発明は、ＣＦ’Ｕと、該ＣＰ
Ｕに接続された記憶装置と、ＣＰＵに供給される割込信
号を所定時間毎に発生する割込信号用タイマと、割込信
号に応じてＣＰＵが発生するリセット信号によりリセッ
トされる監視用タイマと、監視用タイマのタイムアップ
に基づいて異常を検知するようにした制御用マイクロコ
ンピュータにおいて、ＣＰＵの内部に割込あ理の回数を
数える内部カウンタを設け、割込処理中に該内部カウン
タの値に応じてＣＰＵが監視用タイマをリセットする信
号を発生し、通常処理の最低位の処理で内部カウンタを
リセットすることを特徴とする． 〔作用〕 制御用マイクロコンピュータの興常検知を上記の如く行
なうことにより、ＣＰＵは通常割込娼理よりも優先度の
低位処理である一定周期（例えば１ ０ ０ｍｓ ）の
通常処理を実行しており、所定時間（例えばｚｏｍｓ）
毎に割込信号用タイマ３が発生する割込信号により当該
割込処理を行ない、監視用タイマはリセットされた時点
から所定時間（例えば５ ０ｍｓｓ ）内にリセットさ
れなければタイムアップをしてＣＰＵＩにリセット信号
を出力してＣＰＵＩをリセット（再起動）し、ＣＰＵは
割込処理中に該内部カウンタの値に応答して監視用タイ
マをリセットするリセット信号を発生し、通常処理の最
低位の処理で内部カウンタをリセットするようにしたの
で、処理時間が監視用タイマの異常検知時間より長い場
合にも対応できることになる。
Ｕに接続された記憶装置と、ＣＰＵに供給される割込信
号を所定時間毎に発生する割込信号用タイマと、割込信
号に応じてＣＰＵが発生するリセット信号によりリセッ
トされる監視用タイマと、監視用タイマのタイムアップ
に基づいて異常を検知するようにした制御用マイクロコ
ンピュータにおいて、ＣＰＵの内部に割込あ理の回数を
数える内部カウンタを設け、割込処理中に該内部カウン
タの値に応じてＣＰＵが監視用タイマをリセットする信
号を発生し、通常処理の最低位の処理で内部カウンタを
リセットすることを特徴とする． 〔作用〕 制御用マイクロコンピュータの興常検知を上記の如く行
なうことにより、ＣＰＵは通常割込娼理よりも優先度の
低位処理である一定周期（例えば１ ０ ０ｍｓ ）の
通常処理を実行しており、所定時間（例えばｚｏｍｓ）
毎に割込信号用タイマ３が発生する割込信号により当該
割込処理を行ない、監視用タイマはリセットされた時点
から所定時間（例えば５ ０ｍｓｓ ）内にリセットさ
れなければタイムアップをしてＣＰＵＩにリセット信号
を出力してＣＰＵＩをリセット（再起動）し、ＣＰＵは
割込処理中に該内部カウンタの値に応答して監視用タイ
マをリセットするリセット信号を発生し、通常処理の最
低位の処理で内部カウンタをリセットするようにしたの
で、処理時間が監視用タイマの異常検知時間より長い場
合にも対応できることになる。
以下、本発明の一実施例を図面に基づいて説明する．
本発明の異常検知方式を適用する制御用マイクロコンピ
ュータの要部構成は第２図の要部構成と同じである。
ュータの要部構成は第２図の要部構成と同じである。
ＣＰＵＩは通常、割込処理よりも優先度の低位処理であ
る一定周期（例えば１ ０ ０ｍｓ ）の通常処理を実
行しており、所定時間（例えば２０ｍ８）毎に割込信号
用タイマ３が発生する割込信号により当該割込処理を行
なう。監視用タイマ４は、リセットされた時点から所定
時間（例えば５０ｎｇ ）内にリセットされなければ、
タイムアップをしてＣＰＵＩにリセット信号を出力して
ＣＰＵ１をリセット（再起動）する。
る一定周期（例えば１ ０ ０ｍｓ ）の通常処理を実
行しており、所定時間（例えば２０ｍ８）毎に割込信号
用タイマ３が発生する割込信号により当該割込処理を行
なう。監視用タイマ４は、リセットされた時点から所定
時間（例えば５０ｎｇ ）内にリセットされなければ、
タイムアップをしてＣＰＵＩにリセット信号を出力して
ＣＰＵ１をリセット（再起動）する。
第１図は本発明の異常検出方式において、優先度の高い
割込処理プログラムのフローチャートを示す．割込処理
実行中、即ち割込ジョブ実行（ステップ１１）の後、前
記内部カウンタが所定回数（例２ばｎ＝６ ）カウント
ｌ．たか否を判断する（ステップ１２）．所定回数未満
ならば、ＣＰＵ１の内部カウンタをインクリメント（カ
ウンタ値を１アップする）をして（ステップ１３）、Ｃ
ＰＵ１は監視用タイマ４をリセットするリセット信号を
出力する（ステップ１４）．もし、所定回数以上ならば
ＣＰＵｉは監視用タイマ４のリセット信号を出力せず、
監視用タイマ４は異常を検知してＣＰＵＩにリセット信
号を出力し、ＣＰＵＩはリセット（再起動）される． 第５図は本発明の異常検出方式において、優先度の低い
通常処理プログラムのフローチャートを示す．ＣＰＵＩ
で割込対理が実行されていない場合は、本プログラムが
実行され最低位の処理で内部カウンタをリセットする．
即ち、通常ジョブを実行した（ステップ５１）後、前記
内部カウンタをリセットする処理を実行する（ステップ
５２）。
割込処理プログラムのフローチャートを示す．割込処理
実行中、即ち割込ジョブ実行（ステップ１１）の後、前
記内部カウンタが所定回数（例２ばｎ＝６ ）カウント
ｌ．たか否を判断する（ステップ１２）．所定回数未満
ならば、ＣＰＵ１の内部カウンタをインクリメント（カ
ウンタ値を１アップする）をして（ステップ１３）、Ｃ
ＰＵ１は監視用タイマ４をリセットするリセット信号を
出力する（ステップ１４）．もし、所定回数以上ならば
ＣＰＵｉは監視用タイマ４のリセット信号を出力せず、
監視用タイマ４は異常を検知してＣＰＵＩにリセット信
号を出力し、ＣＰＵＩはリセット（再起動）される． 第５図は本発明の異常検出方式において、優先度の低い
通常処理プログラムのフローチャートを示す．ＣＰＵＩ
で割込対理が実行されていない場合は、本プログラムが
実行され最低位の処理で内部カウンタをリセットする．
即ち、通常ジョブを実行した（ステップ５１）後、前記
内部カウンタをリセットする処理を実行する（ステップ
５２）。
通常処理の実行途中で異常が起こり、内部カウンタがリ
セットされない場合、所定時間毎に実行される割込処理
で内部カウンタの値が所定回数以上になり、監視用タイ
マ４のリセット信号が出力されず、監視用タイマが異常
を検知してＣＰＵＩのリセットが行なわれる． 割込信号用タイマ３に異常が起こり、監視用タイマ４が
リセットされない場合（第１図のステップ１２〜ステッ
プ１４の処理が実行されない）場合、監視用タイマ４が
異常を検知してＣＰＵＩのリセットが行なわれる． また、割込処理が連続して実行された場合は、内部カウ
ンタの値が所定回数以上になった時点で監視用タイマ４
にリセット信号を出力しなくなり、監視用タイマ４が異
常を検知してＣＰＵＩにリセットが行なわれる． 〔発明の効果〕 以上説明したように本発明によれば、制御用のマイクロ
コンピュータにおいて、ＣＰＵの内部に割込処理の回数
を数える内部カウンタを設け、割込あ理中に該内部カウ
ンタの値に応答してＣＰＵが監視用タイマをリセットす
るリセット信号を発生し、通常想理の最低位のあ理で内
部カウンタをリセットするようにしたので、処理時間が
監視用タイマの異常検知時間より長い場合にも対応でき
るという優れた効果が得られる．
セットされない場合、所定時間毎に実行される割込処理
で内部カウンタの値が所定回数以上になり、監視用タイ
マ４のリセット信号が出力されず、監視用タイマが異常
を検知してＣＰＵＩのリセットが行なわれる． 割込信号用タイマ３に異常が起こり、監視用タイマ４が
リセットされない場合（第１図のステップ１２〜ステッ
プ１４の処理が実行されない）場合、監視用タイマ４が
異常を検知してＣＰＵＩのリセットが行なわれる． また、割込処理が連続して実行された場合は、内部カウ
ンタの値が所定回数以上になった時点で監視用タイマ４
にリセット信号を出力しなくなり、監視用タイマ４が異
常を検知してＣＰＵＩにリセットが行なわれる． 〔発明の効果〕 以上説明したように本発明によれば、制御用のマイクロ
コンピュータにおいて、ＣＰＵの内部に割込処理の回数
を数える内部カウンタを設け、割込あ理中に該内部カウ
ンタの値に応答してＣＰＵが監視用タイマをリセットす
るリセット信号を発生し、通常想理の最低位のあ理で内
部カウンタをリセットするようにしたので、処理時間が
監視用タイマの異常検知時間より長い場合にも対応でき
るという優れた効果が得られる．
第１図は本発明の異常検出方式における割込あ理プログ
ラムのフローチャート、第２図は制御用マイクロコンピ
ュータの要部構成を示す図、第３図は割込処理プログラ
ムのフローチャート、第４図は通常あ理プログラムのフ
ローチャート、第５図は本発明の異常検出方式における
通常処理プログラムのフローチャートである． 図中、ｌ・・・・ＣＰＵ，２・・・・記憶装置、３・・
・・割込信号用タイマ、４・・・・監視用タイマ。
ラムのフローチャート、第２図は制御用マイクロコンピ
ュータの要部構成を示す図、第３図は割込処理プログラ
ムのフローチャート、第４図は通常あ理プログラムのフ
ローチャート、第５図は本発明の異常検出方式における
通常処理プログラムのフローチャートである． 図中、ｌ・・・・ＣＰＵ，２・・・・記憶装置、３・・
・・割込信号用タイマ、４・・・・監視用タイマ。
Claims (1)
- 【特許請求の範囲】 ＣＰＵ（中央演算処理装置）と、該ＣＰＵに接続された
記憶装置と、該ＣＰＵに供給される割込信号を所定時間
毎に発生する割込信号用タイマと、該割込信号に応じて
前記ＣＰＵが発生するリセット信号によりリセットされ
る監視用タイマとを具備し、該監視用タイマのタイムア
ップに基づいて異常をを検知するようにした制御用マイ
クロコンピュータの異常検出方式において、 前記ＣＰＵの内部に割込処理の回数を数える内部カウン
タを設け、 割込処理中に該内部カウンタの値に応じて前記ＣＰＵが
監視用タイマをリセットする信号を発生し、通常処理の
最低位の処理で前記内部カウンタをリセットすることを
特徴とする制御用マイクロコンピュータの異常検知方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004088A JPH03208137A (ja) | 1990-01-10 | 1990-01-10 | 制御用マイクロコンピュータの異常検知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004088A JPH03208137A (ja) | 1990-01-10 | 1990-01-10 | 制御用マイクロコンピュータの異常検知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03208137A true JPH03208137A (ja) | 1991-09-11 |
Family
ID=11575036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004088A Pending JPH03208137A (ja) | 1990-01-10 | 1990-01-10 | 制御用マイクロコンピュータの異常検知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03208137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338605A (ja) * | 2005-06-06 | 2006-12-14 | Denso Corp | プログラム異常監視方法及びプログラム異常監視装置 |
-
1990
- 1990-01-10 JP JP2004088A patent/JPH03208137A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338605A (ja) * | 2005-06-06 | 2006-12-14 | Denso Corp | プログラム異常監視方法及びプログラム異常監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62157953A (ja) | 異常検知機能を備えたマイクロコンピユ−タ | |
| JPH03208137A (ja) | 制御用マイクロコンピュータの異常検知方式 | |
| JP2008225807A (ja) | 制御装置およびそのプログラム暴走監視方法 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPH11327959A (ja) | プロセッサの異常監視方法及び装置 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| WO2025186913A1 (ja) | 情報処理方法及び電子制御装置 | |
| JPH0991170A (ja) | 障害検出装置 | |
| JPH05241906A (ja) | プログラマブル制御装置 | |
| JPH0477935A (ja) | 故障検出回路 | |
| JPH09190360A (ja) | マイクロコンピュータ及びその暴走監視処理方法 | |
| JPH0354638A (ja) | 命令再試行処理方式 | |
| JPH0199137A (ja) | 間欠実行ループ状態検出方法 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JPH04106639A (ja) | Ｃｐｕを用いたシステムにおけるウォッチドッグの実施方法 | |
| JPS63313245A (ja) | マイクロコンピュ−タの暴走検出方法 | |
| JPS6349855A (ja) | Ｃｐｕの割込み周期異常検出装置 | |
| JPH04195437A (ja) | プログラム暴走監視装置 | |
| JPH0564936U (ja) | コンピュータ監視処理装置 |