JPH03208428A - 多重分離変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、種々の速度を有する複数のディジタル信号を
多重分離変換する装置、いくつかの多重分離変換則が選
択できるプログラマブルな多重分離変換装置、または外
部制御により多重分離変換則が任意に設定できる高機能
な多重分離変換装置に関するものである。

［従来の技術］ 第３図は、従来の多重分離変換装置の構成図である。同
図において、１は低速インターフェース信号受信回路、
２は多重変換回路、３は高速インターフェース信号送信
回路、４は高速インターフェース信号受信回路、５は分
離変換回路、６は低速インターフェース信号送信回路で
ある。

そして、従来の多重分離変換装置は、複数の低速インタ
ーフェース信号から１つの高速インターフェース信号に
多重変換するとともに、１つの高速インターフェース信
号から複数の低速インターフェース信号に分離変換して
いる。すなわち、各低速インターフェース信号をバイト
単位またはビット単位で順次インタリーブして、１つの
高速インターフェース信号に固定的に多重変換するとと
もに、１つの高速インターフェース信号をバイト単位ま
たはビット単位でインタリーブした順序に従って各低速
インターフェース信号に固定的に分離変換するものであ
る。

［発明が解決しようとする課題］ 上述した従来の多重分離変換装置は、高速インターフェ
ース信号受信回路４で受信した高速インターフェース信
号は、低速インターフェース信号送信回路６から低速イ
ンターフェース信号として送信されるとともに、低速イ
ンターフェース信号受信回路１で受信した低速インター
フェース信号は、高速インターフェース送信回路３から
高速インターフェース信号として送信される。このため
、高速インターフェース受信回路４で受信した高速イン
ターフェース信号を高速インターフェース信号送信回路
３から送信する場合には、低速インターフェース送信回
路６と低速インターフェース信号受信回路１とが必要と
なり、コストアップになるという問題があった。

また、従来の多重分離変換装置は、複数の低速インター
フェース信号受信回路１で受信した低速インターフェー
ス信号を高速インターフェース信号として送信する場合
は、固定的に定められた１つの高速インターフェース信
号送信回路３からしか送信できず、また逆に１つの高速
インターフェース信号受信回路４で受信した高速インタ
ーフェース信号を低速インターフェース信号として送信
する場合は、固定的に定められた複数の低速インターフ
ェース信号送信回路６からしか送信できないという問題
もあった。

［課題を解決するための手段１ このような課題を解決するために、本発明に係る多重分
離変換装置は、低速インターフェースと高速インターフ
ェースとの間に設けられ読みだし制御内容に従ってＮｘ
６４ｋｂ／ｓの単位でタイムスロットを変換する第１の
タイムスロット変換手段と、１つまたは複数の高速イン
ターフェースの間に設けられ読みだし制御内容に従って
ＣＣＩ　ＴＴ勧告Ｇ、７０８またはＴＴＣ標準ＪＴ−Ｇ
７０８等で規定されるトリビュタリユニットＴＵ−Ｍ単
位でタイムスロットを変換する第２のタイムスロット変
換手段と、第１および第２のタイムスロット変換手段を
選択する選択手段とを備えたものである。

また、第１および第２の多重分離変換装置の高速インタ
ーフェース間に第２のタイムスロット変換手段を共用に
設けたものである。

［作用］ 第１のタイムスロット変換手段は、読みだし制御内容に
従ってＮＸ６４ｋｂ／ｓの単位でタイムスロットを変換
する。この結果、種々の低速インターフェース信号と複
数の高速インターフェース信号間で任意に多重分離変換
が行えるとともに、低速インターフェース間でパス設定
ができる。また、第２のタイムスロット変換手段は、読
みだし制御内容に従ってトリビュタリユニットＴＵ−Ｍ
単位でタイムスロットを変換する。この結果、高速イン
ターフェース間でバス設定ができる。

また、第２のタイムスロット変換手段は、第１および第
２の多重分離変換装置間の高速インターフェース信号の
タイムスロット変換を行う、この結果、２つの多重分離
変換装置間で第２のタイムスロット変換手段を共用でき
る。

［実施例］ 次に、本発明について図面を参照して説明する。

第１図は本発明に係る多重分離変換装置の一実施例を示
すブロック図である。同図において、７は低速インター
フェース信号受信回路、８，１０．１２，１５．１７は
速度変換回路、９はＮＸ６４ｋｂ／ｓ単位の時間スイッ
チ（第１のタイムスロット変換手段）、１１は選択回路
、１３は高速インターフエース信号送信回路、１４は高
速インターフェース信号受信回路、１６は８にＨｚ位相
同期回路、１８は低速インターフェース信号送信回路、
１９はトリビュータリユニットＴＵ−Ｍ（以下、Ｔυ−
１１という）単位の時間スイッチ（第２のタイムスロッ
ト変換手段）である。

本発明は、低速インターフェース信号から高速インター
フェース信号に多重変換する場合および高速インターフ
ェース信号から低速インターフェース信号に分離変換す
る場合に時間スイッチ９を用いる第１の手段と、高速イ
ンターフェース信号から高速インターフェース信号に出
力する場合に時間スイッチ１９を用いる第２の手段と、
低速インターフェース信号から低速インターフェース信
号に出力する場合に時間スイッチ９を用いる第３の手段
と、一方の多重分離変換装置の高速インターフェース信
号から他方の多重分離変換装置の高速インターフェース
信号に出力する場合および他方の多重分離変換装置の高
速インターフェース信号から一方の多重分離変換装置の
高速インターフェース信号に出力する場合に時間スイッ
チ１９を用いる第４の手段とから構成されている。

次に、第１〜第４の各手段の構成および動作の詳細につ
いて説明する。

第１の手段は、低速インターフェース信号受信回路７、
速度変換回路８．１０，１２，１５，１７、時間スイッ
チ９、選択回路１１、高速インターフェース信号送信回
路１３、高速インターフェース信号受信回路１４．８　
ｋｈｚ位相同期回路１６および低速インターフェース信
号送信回路１８により構成される。

次に、この動作を説明する。まず、低速インターフェー
ス信号受信回路７において低速インターフェース信号を
受信し、この受信信号は速度変換回路８で速度変換され
る。また、図示省略されているが、低速インターフェー
ス信号受信回路７または速度変換回路８のところで低速
インターフェース信号の８　ＫＨｚ位相同期回路を有し
ていて、受信された低速インターフェース信号は、この
回路により８　Ｋ）ＩＺ位相同期がとられる。この位相
が合致されかつ速度変換された信号は、時間スイッチ９
により、タイムスロット交換が行われる。

そして、このタイムスロット交換された信号は、速度変
換回路１０により速度変換され、さらに選択回路１１に
より選択される。また、この選択回路１１により選択さ
れた信号は、速度変換回路１２により速度変換され、さ
らに高速インターフェース信号送信回路１３から高速イ
ンターフェース信号として送信される。

一方、高速インターフェース信号受信回路１４において
は、高速インターフェース信号を受信すると、この受信
信号を速度変換回路１５に送出して、速度変換させる。

そして、この速度変換された信号は、８　Ｋｌ（Ｚ位相
向期回路１６において位相合わせが行われ、さらに時間
スイッチ９においてタイムスロット交換される。こうし
て、このタイムスロット交換された信号は、速度変換回
路１７で速度変換され、さらに低速インターフェース信
号送信回路１８から低速インターフェース信号として送
出される。

このように、第１の手段においては、ＮＸ６４ｋｂ／ｓ
巣位の時間スイッチ９を用いて、低速インターフェース
信号受信回路７で受信した低速インターフェース信号を
ＮＸ６４ｋｂ／ｓ単位の時間スイッチ９の読みだし制御
（以下、ＣＭという）内容を変えることにより、Ｎｘ６
４ｋｂ／ｓ単位で高速インターフェース信号の任意の信
号位置から低速インターフェース信号の任意の信号位置
に多重変換し、任意の高速インターフェース信号送信回
路１３から高速インターフェース信号として送信するこ
とができる。

また、高速インターフェース信号受信回路１４で受信し
た高速インターフェース信号を、時間スイッチ９のＣＭ
内容を変えることにより、ＮＸ６４ｋｂ／Ｓ単位で高速
インターフェース信号の任意の信号位置から低速インタ
ーフェース信号の任意の信号位置に分離変換し、この結
果、低速インターフェース信号は、任意の低速インター
フェース信号送信回路１８から送信することができるこ
とになる。

次に、第２の手段は、選択回路１１、速度変換回路１２
，１５、高速インターフェース信号送信回路１３、高速
インターフェース信号受信回路１４および時間スイッチ
１９により構成される。

次に、この動作を説明する。まず、高速インターフェー
ス信号受信回路１４においては高速インターフェース信
号を受信し、この受信信号を速度変換回路１５に送出し
て速度変換させる。そして、この速度変換された信号は
、’ｒｕ−ｔｔ単位の時間スイッチ１９でタイムスロッ
ト交換され、さらに選択回路１１において選択される。

こうして。

この選択された信号は、速度変換回路１２で速度変換さ
れ、さらに高速インターフェース信号送信回路１３から
高速インターフェース信号として送信される。

このように、第２の手段においては、ＴＵ−１１単位の
時間スイッチ１９を用いて、高速インターフェース信号
受信回路１４で受信した高速インターフェース信号をこ
のＴＯ−１１単位の時間スイッチ１９のＣＭ内容を変え
ることにより、受信した高速インターフェース信号の任
意の信号位置から送信すべき高速インターフェース信号
の任意の信号位置に、’ｒｕ−ｔｉ単位のバス（接続）
を設定し、この結果、送信すべき高速インターフェース
信号は、任意の高速インターフェース信号送信回路１３
から送信できることになる。

次に、第３の手段は、低速インターフェース信号受信回
路７、速度変換回路８，１７、時間スイッチ９、選択回
路１１および低速インターフェース信号送信回路１８に
より構成される。

次に、この動作を説明する。まず、低速インターフェー
ス信号受信回路７で低速インターフェース信号を受信し
、この受信信号を速度変換回路８に送出して速度変換さ
せる。また、上記したように、低速インターフェース信
号受信回路７または速度変換回路８のところで低速イン
ターフェース信号の８　ｋｈｚ位相同期回路を有してい
て、ここで受信信号は８　ｋｈｚ位相同期合わせが行わ
れる。この位相が合わされ、かつ速度変換された信号は
、Ｎｘ６４ｋｂ／ｓ単位の時間スイッチってタイムスロ
ット交換され、さらにこのタイムスロット交換された信
号は、速度変換回路１７で速度変換される。こうして、
速度変換された信号は、低速インターフェース信号送信
回路１８から低速インターフェース信号として送信され
る。

このように、第３の手段においては、ＮＸ６４ｋｂ／ｓ
単位の時間スイッチ９を用いて、低速インターフェース
信号受信回路７で受信した低速インターフェース信号を
ＮＸ６４ｋｂ／ｓ単位の時間スイッチ９のＣＭ内容を変
えることにより、受信した低速インターフェース信号の
任意の信号位置から送信すべき低速インターフェース信
号の任意の信号位置に、ＮＸ６４ｋｂ／ｓ単位のバスを
設定し、この結果、送信すべき低速インターフェース信
号は、任意の低速インターフェース信号送信回路１８か
ら送信できることになる。

次に、第２図は、本発明の多重分離変換装置の他の実施
例を示すブロック図である。同図において、３０．４０
は、多重分離変換装置である。

次に、第２図に基づいて第４の手段の構成および動作を
説明する。第４の手段は、多重分離変換装置３０内にお
いては、選択回路１１、速度変換回路１２，１５、高速
インターフェース信号送信回路１３、高速インターフェ
ース信号受信回路１４、時間スイッチ１９により構成さ
れるとともに、多重分離変換装置４０内においても同様
に、選択回路１１、速度変換回路１２，１５、高速イン
ターフェース信号送信回路１３、高速インターフェース
信号受信回路１４、時間スイッチ１つにより構成される
。

次に、この動作を説明する。まず、多重分離変換装置３
０内の高速インターフェース信号受信回路１４で高速イ
ンターフェース信号を受信し、この受信信号は速度変換
回路１５において速度変換される。そして、この速度変
換された信号は多重分離変換装置４０に送信される。

一方、多重分離変換装置１４０においては、この多重分
離変換装置３０から送信された信号を受信して、この信
号を’ｒｕ−ｔｔ単位の時間スイッチ１９でタイムスロ
ット交換を行い、このタイムスロット交換した信号を選
択回路１１で選択する。そして、この選択された信号を
速度変換回路１２で速度変換し、さらに高速インターフ
ェース信号送信回路１３から高速インターフェース信号
として送信する。

このように、第４の手段においては、多重分離変換装置
３０．４０を接続し、多重分離変換装置３０内の高速イ
ンターフェース信号受信回路１４で受信した高速インタ
ーフェース信号を多重分離変換装置４０内のＴＵ−１，
１単位の時間スイッチ１９のＣＭ内容を変えることによ
り、多重分離変換装置４０で受信した高速インターフェ
ース信号の任意の信号位置から多重分離変換装置４０に
おいて送信すべき高速インターフェース信号の任意の信
号位置にＴＵ−１１単位のパスを設定し、この結果、多
重分離変換装置４０から送信すべき高速インターフェー
ス信号は、多重分離変換装置４０内の任意の高速インタ
ーフェース信号送信回路１３から送信できることになる
。

また、逆に多重分離変換装置４０内の高速インターフェ
ース信号受信回路１４で受信した高速インターフェース
信号は多重分離変換袋ｆｆ３０に送信される。そして、
この多重分離変換装置３０内の’ｒｕ−ｔｔ単位の時間
スイッチ１９のＣＭ内容を変えることにより、多重分離
変換袋Ｗ３０で受信した高速インターフェース信号の任
意の信号位置から多重分離変換装置３０において送信す
べき高速インターフェース信号の任意の信号位置にＴＵ
−１１単位のバスを設定し、この結果、多重分離変換装
置３０から送信すべき高速インターフェース信号は、多
重分離変換装置３０内の任意の高速インターフェース信
号送信回路１３から送信できることになる。

以上説明したように、従来の多重分離変換装置において
は、単に多重分離変換するだけの機能しか備えられてい
ないが、本発明の多重分離変換装置においては、ＮＸ６
４ｋｂ／ｓ単位の時間スイッチ９を備え、このＮＸ６４
ｋｂ／ｓ単位の時間スイッチ９のＣＭ内容を変えること
により、種々の低速インターフェース信号と複数の高速
インターフェース信号間での多重分離変換を、ＮＸ６４
ｋｂ／ｓ単位で任意に行うことができ、また、低速イン
ターフェース信号間で、ＮＸ６４ｋｂ／ｓ単位でバスが
設定できる。

また、本発明の多重分離変換装置においては、Ｔ［Ｊ−
１１単位の時間スイッチ１９を備え、このＴＯ−１１単
位の時間スイッチ１９のＣＭ内容を変えることにより、
高速インターフェース信号間においてＴＵ−１１単位で
パスの設定が行える。

［発明の効果］ 以上説明したことから明らかなように、本発明に係る多
重分離変換装置によれば、第１のタイムスロット変換手
段は、読みだし制御内容に従ってＮＸ６４ｋｂ／ｓの単
位でタイムスロットを変換し、また第２のタイムスロッ
ト変換手段は、読みだし制御内容に従ってトリビュタリ
ユニットＴＵ−）４単位でタイムスロットを変換するよ
うにしたので、種々の低速インターフェース信号と複数
の高速インターフェース信号間での多重分離変換が固定
的ではなく、任意に自在に行えるとともに、低速インタ
ーフェース信号間でのパス設定および高速インターフェ
ース信号間でのバスの設定が行え、高速インターフェー
ス信号から高速インターフェース信号を出力する場合に
、低速インターフェース信号の送受信回路が不要となる
という効果がある。

また、第２のタイムスロット変換手段に対して、第１お
よび第２の多重分離変換装置間の高速インターフェース
信号のタイムスロット変換を行わせるようにしたので、
２つの多重分離変換装置間で第２のタイムスロット変換
手段を共用でき、多重分離変換装置を安価に構成できる
という効果がある。

【図面の簡単な説明】

第１図は本発明に係る多重分離変換装置の一実施例を示
すブロック図、第２図はこの装置の他の実施例を示すブ
ロック図、第３図は従来の多重分離変換装置のブロック
図である。 ７・・・・低速インターフェース信号受信回路、８．１
０．１２，１５．１７・・・・速度変換回路、９・・・
・ＮＸ６４ｋｂ／ｓ単位の時間スイッチ、１１・−・・
選択回路、１３−・・・高速インターフェース信号送信
回路、１４・・・・高速インターフェース信号受信回路
、１６・・・・８にＨ２位相同期回路、１８・・・・低
速インターフェース信号送信回路、１９・・・・ＴＵ−
１１単位の時間スイッチ、３０．４０・・・・多重分離
変換装置。

Claims (2)

【特許請求の範囲】
1. （１）複数の低速インターフェース信号から１つまたは
   複数の高速インターフェース信号に多重変換するととも
   に、１つまたは複数の高速インターフェース信号から複
   数の低速インターフェース信号に分離変換する多重分離
   変換装置において、低速インターフェースと高速インタ
   ーフェースとの間に設けられ読みだし制御内容に従って
   Ｎ×６４ｋｂ／ｓの単位でタイムスロットを変換する第
   １のタイムスロット変換手段と、 １つまたは複数の高速インターフェースの間に設けられ
   読みだし制御内容に従ってＣＣＩＴＴ勧告Ｇ７０８また
   はＴＴＣ標準ＪＴ−Ｇ７０８等で規定されるトリビュタ
   リユニットＴＵ−Ｍ単位でタイムスロットを変換する第
   ２のタイムスロット変換手段と、 前記第１および第２のタイムスロット変換手段を選択す
   る選択手段と を備えてなる多重分離変換装置。
2. （２）請求項（１）記載の多重分離変換装置を２つ備え
   、第１および第２の多重分離変換装置の高速インターフ
   ェース間に前記第２のタイムスロット変換手段を共用に
   設けたことを特徴とする多重分離変換装置。