JPH0783323B2 - 多重分離変換装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、種々の速度を有する複数のディジタル信号を
多重分離変換する装置、いくつかの多重分離変換則が選
択できるプログラマブルな多重分離変換装置、または外
部制御により多重分離変換則が任意に設定できる高機能
な多重分離変換装置に関するものである。

［従来の技術］ 第３図は、従来の多重分離変換装置の構成図である。同
図において、１は低速インターフェース信号受信回路、
２は多重変換回路、３は高速インターフェース信号送信
回路、４は高速インターフェース信号受信回路、５は分
離変換回路、６は低速インターフェース信号送信回路で
ある。

そして、従来の多重分離変換装置は、複数の低速インタ
ーフェース信号から１つの高速インターフェース信号に
多重変換するとともに、１つの高速インターフェース信
号から複数の低速インターフェース信号に分離変換して
いる。すなわち、各低速インターフェース信号をバイト
単位またはビット単位で順次インタリーブして、１つの
高速インターフェース信号に固定的に多重変換するとと
もに、１つの高速インターフェース信号をバイト単位ま
たはビット単位でインタリーブした順序に従って各低速
インターフェース信号に固定的に分離変換するものであ
る。

［発明が解決しようとする課題］ 上述した従来の多重分離変換装置は、高速インターフェ
ース信号受信回路４で受信した高速インターフェース信
号は、低速インターフェース信号送信回路６から低速イ
ンターフェース信号として送信されるとともに、低速イ
ンターフェース信号受信回路１で受信した低速インター
フェース信号は、高速インターフェース送信回路３から
高速インターフェース信号として送信される。このた
め、高速インターフェース受信回路４で受信した高速イ
ンターフェース信号を高速インターフェース信号送信回
路３から送信する場合には、低速インターフェース送信
回路６と低速インターフェース信号受信回路１とが必要
となり、コストアップになるという問題があった。

また、従来の多重分離変換装置は、複数の低速インター
フェース信号受信回路１で受信した低速インターフェー
ス信号を高速インターフェース信号として送信する場合
は、固定的に定められた１つの高速インターフェース信
号送信回路３からしか送信できず、また逆に１つの高速
インターフェース信号受信回路４で受信した高速インタ
ーフェース信号を低速インターフェース信号として送信
する場合は、固定的に定められた複数の低速インターフ
ェース信号送信回路６からしか送信できないという問題
もあった。

［課題を解決するための手段］ このような課題を解決するために、本発明に係る多重分
離変換装置は、低速インターフェースと高速インターフ
ェースとの間に設けられ読みだし制御内容に従ってＮ×
64kb/sの単位でタイムスロットを変換する第１のタイム
スロット変換手段と、１つまたは複数の高速インターフ
ェースの間に設けられ読みだし制御内容に従ってCCITT
勧告G.708またはTTC標準JT−G708等で規定されるトリビ
ュタリユニットTU−Ｍ単位でタイムスロットを変換する
第２のタイムスロット変換手段と、第１および第２のタ
イムスロット変換手段を選択する選択手段とを備えたも
のである。

また、第１および第２の多重分離変換装置の高速インタ
ーフェース間に第２のタイムスロット変換手段を共用に
設けたものである。

［作用］ 第１のタイムスロット変換手段は、読みだし制御内容に
従ってＮ×64kb/sの単位でタイムスロットを変換する。
この結果、種々の低速インターフェース信号と複数の高
速インターフェース信号間で任意に多重分離変換が行え
るとともに、低速インターフェース間でパス設定ができ
る。また、第２のタイムスロット変換手段は、読みだし
制御内容に従ってトリビュタリユニットTU−Ｍ単位でタ
イムスロットを変換する。この結果、高速インターフェ
ース間でパス設定ができる。

また、第２のタイムスロット変換手段は、第１および第
２の多重分離変換装置間の高速インターフェース信号の
タイムスロット変換を行う。この結果、２つの多重分離
変換装置間で第２のタイムスロット変換手段を共用でき
る。

［実施例］ 次に、本発明について図面を参照して説明する。

第１図は本発明に係る多重分離変換装置の一実施例を示
すブロック図である。同図において、７は低速インター
フェース信号受信回路、8,10,12,15,17は速度変換回
路、９はＮ×64kb/s単位の時間スイッチ（第１のタイム
スロット変換手段）、11は選択回路、13は高速インター
フェース信号送信回路、14は高速インターフェース信号
受信回路、16は8KHZ位相同期回路、18は低速インターフ
ェース信号送信回路、19はトリビュタリユニットTU−Ｍ
（以下、TU−11という）単位の時間スイッチ（第２のタ
イムスロット変換手段）である。

本発明は、低速インターフェース信号から高速インター
フェース信号に多重変換する場合および高速インターフ
ェース信号から低速インターフェース信号に分離変換す
る場合に時間スイッチ９を用いる第１の手段と、高速イ
ンターフェース信号から高速インターフェース信号に出
力する場合に時間スイッチ19を用いる第２の手段と、低
速インターフェース信号から低速インターフェース信号
に出力する場合に時間スイッチ９を用いる第３の手段
と、一方の多重分離変換装置の高速インターフェース信
号から他方の多重分離変換装置の高速インターフェース
信号に出力する場合および他方の多重分離変換装置の高
速インターフェース信号から一方の多重分離変換装置の
高速インターフェース信号に出力する場合に時間スイッ
チ19を用いる第４の手段とから構成されている。

次に、第１〜第４の各手段の構成および動作の詳細につ
いて説明する。

第１の手段は、低速インターフェース信号受信回路７、
速度変換回路8,10,12,15,17,時間スイッチ９、選択回路
11、高速インターフェース信号送信回路13、高速インタ
ーフェース信号受信回路14、8khz位相同期回路16および
低速インターフェース信号送信回路18により構成され
る。

次に、この動作を説明する。まず、低速インターフェー
ス信号受信回路７において低速インターフェース信号を
受信し、この受信信号は速度変換回路８で速度変換され
る。また、図示省略されているが、低速インターフェー
ス信号受信回路７または速度変換回路８のところで低速
インターフェース信号の8KHZ位相同期回路を有してい
て、受信された低速インターフェース信号は、この回路
により8KHZ位相同期がとられる。この位相が合致されか
つ速度変換された信号は、時間スイッチ９により、タイ
ムスロット交換が行われる。

そして、このタイムスロット交換された信号は、速度変
換回路10により速度変換され、さらに選択回路11により
選択される。また、この選択回路11により選択された信
号は、速度変換回路12により速度変換され、さらに高速
インターフェース信号送信回路13から高速インターフェ
ース信号として送信される。

一方、高速インターフェース信号受信回路14において
は、高速インターフェース信号を受信すると、この受信
信号を速度変換回路15に送出して、速度変換させる。そ
して、この速度変換された信号は、8KHZ位相同期回路16
において位相合わせが行われ、さらに時間スイッチ９に
おいてタイムスロット交換される。こうして、このタイ
ムスロット交換された信号は、速度変換回路17で速度変
換され、さらに低速インターフェース信号送信回路18か
ら低速インターフェース信号として送出される。

このように、第１の手段においては、Ｎ×64kb/s単位の
時間スイッチ９を用いて、低速インターフェース信号受
信回路７で受信した低速インターフェース信号をＮ×64
kb/s単位の時間スイッチ９の読みだし制御（以下、CMと
いう）内容を変えることにより、Ｎ×64kb/s単位で高速
インターフェース信号の任意の信号位置から低速インタ
ーフェース信号の任意の信号位置に多重変換し、任意の
高速インターフェース信号送信回路13から高速インター
フェース信号として送信することができる。

また、高速インターフェース信号受信回路14で受信した
高速インターフェース信号を、時間スイッチ９のCM内容
を変えることにより、Ｎ×64kb/s単位で高速インターフ
ェース信号の任意の信号位置から低速インターフェース
信号の任意の信号位置に分離変換し、この結果、低速イ
ンターフェース信号は、任意の低速インターフェース信
号送信回路18から送信することができることになる。

次に、第２の手段は、選択回路11、速度変換回路12,1
5、高速インターフェース信号送信回路13、高速インタ
ーフェース信号受信回路14および時間スイッチ19により
構成される。

次に、この動作を説明する。まず、高速インターフェー
ス信号受信回路14においては高速インターフェース信号
を受信し、この受信信号を速度変換回路15に送出して速
度変換させる。そして、この速度変換された信号は、TU
−11単位の時間スイッチ19でタイムスロット交換され、
さらに選択回路11において選択される。こうして、この
選択された信号は、速度変換回路12で速度変換され、さ
らに高速インターフェース信号送信回路13から高速イン
ターフェース信号として送信される。

このように、第２の手段においては、TU−11単位の時間
スイッチ19を用いて、高速インターフェース信号受信回
路14で受信した高速インターフェース信号をこのTU−11
単位の時間スイッチ19のCM内容を変えることにより、受
信した高速インターフェース信号の任意の信号位置から
送信すべき高速インターフェース信号の任意の信号位置
に、TU−11単位のパス（接続）を設定し、この結果、送
信すべき高速インターフェース信号は、任意の高速イン
ターフェース信号送信回路13から送信できることにな
る。

次に、第３の手段は、低速インターフェース信号受信回
路７、速度変換回路8,17、時間スイッチ９、選択回路11
および低速インターフェース信号送信回路18により構成
される。

次に、この動作を説明する。まず、低速インターフェー
ス信号受信回路７で低速インターフェース信号を受信
し、この受信信号を速度変換回路８に送出して速度変換
させる。また、上記したように、低速インターフェース
信号受信回路７または速度変換回路８ところで低速イン
ターフェース信号の8khz位相同期回路を有していて、こ
こで受信信号は8khz位相同期合わせが行られる。この位
相が合わされ、かつ速度変換された信号は、Ｎ×64kb/s
単位の時間スイッチ９でタイムスロット交換され、さら
にこのタイムスロット交換された信号は、速度変換回路
17で速度変換される。こうして、速度変換された信号
は、低速インターフェース信号送信回路18から低速イン
ターフェース信号として送信される。

このように、第３の手段においては、Ｎ×64kb/s単位の
時間スイッチ９を用いて、低速インターフェース信号受
信回路７で受信した低速インターフェース信号をＮ×64
kb/s単位の時間スイッチ９のCM内容を変えることによ
り、受信した低速インターフェース信号の任意の信号位
置から送信すべき低速インターフェース信号の任意の信
号位置に、Ｎ×64kb/s単位のパスを設定し、この結果、
送信すべき低速インターフェース信号は、任意の低速イ
ンターフェース信号送信回路18から送信できることにな
る。

次に、第２図は、本発明の多重分離変換装置の他の実施
例を示すブロック図である。同図において、30,40は、
多重分離変換装置である。

次に、第２図に基づいて第４の手段の構成および動作を
説明する。第４の手段は、多重分離変換装置30内におい
ては、選択回路11、速度変換回路12,15、高速インター
フェース信号送信回路13、高速インターフェース信号受
信回路14、時間スイッチ19により構成されるとともに、
多重分離変換装置40内においても同様に、選択回路11、
速度変換回路12,15、高速インターフェース信号送信回
路13、高速インターフェース信号受信回路14、時間スイ
ッチ19により構成される。

次に、この動作を説明する。まず、多重分離変換装置30
内の高速インターフェース信号受信回路14で高速インタ
ーフェース信号を受信し、この受信信号は速度変換回路
15において速度変換される。そして、この速度変換され
た信号は多重分離変換装置40に送信される。

一方、多重分離変換装置40においては、この多重分離変
換装置30から送信された信号を受信して，この信号をTU
−11単位の時間スイッチ19でタイムスロット交換を行
い、このタイムスロット交換した信号を選択回路11で選
択する。そして、この選択された信号を速度変換回路12
で速度変換し、さらに高速インターフェース信号送信回
路13から高速インターフェース信号として送信する。

このように、第４の手段においては、多重分離変換装置
30,40を接続し、多重分離変換装置30内の高速インター
フェース信号受信回路14で受信した高速インターフェー
ス信号を多重分離変換装置40内のTU−11単位の時間スイ
ッチ19のCM内容を変えることにより、多重分離変換装置
40で受信した高速インターフェース信号の任意の信号位
置から多重分離変換装置40において送信すべき高速イン
ターフェース信号の任意の信号位置にTU−11単位のパス
を設定し、この結果、多重分離変換装置40から送信すべ
き高速インターフェース信号は、多重分離変換装置40内
の任意の高速インターフェース信号送信回路13から送信
できることになる。

また、逆に多重分離変換装置40内の高速インターフェー
ス信号受信回路14で受信した高速インターフェース信号
は多重分離変換装置30に送信される。そして、この多重
分離変換装置30内のTU−11単位の時間スイッチ19のCM内
容を変えることにより、多重分離変換装置30で受信した
高速インターフェース信号の任意の信号位置から多重分
離変換装置30において送信すべき高速インターフェース
信号の任意の信号位置にTU−11単位のパスを設定し、こ
の結果、多重分離変換装置30から送信すべき高速インタ
ーフェース信号は、多重分離変換装置30内の任意の高速
インターフェース信号送信回路13から送信できることに
なる。

以上説明したように、従来の多重分離変換装置において
は、単に多量分離変換するだけの機能しか備えられてい
ないが、本発明の多重分離変換装置においては、Ｎ×64
kb/s単位の時間スイッチ９を備え、このＮ×64kb/s単位
の時間スイッチ９のCM内容を変えることにより、種々の
低速インターフェース信号と複数の高速インターフェー
ス信号間での多重分離変換を、Ｎ×64kb/s単位で任意に
行うことができ、また、低速インターフェース信号間
で、Ｎ×64kb/s単位でパスが設定できる。

また、本発明の多重分離変換装置においては、TU−11単
位の時間スイッチ19を備え、このTU−11単位の時間スイ
ッチ19のCM内容を変えることにより、高速インターフェ
ース信号間においてTU−11単位でパスの設定が行える。

［発明の効果］ 以上説明したことから明らかなように、本発明に係る多
重分離変換装置によれば、第１のタイムスロット変換手
段は、読みだし制御内容に従ってＮ×64kb/sの単位でタ
イムスロットを変換し、また第２のタイムスロット変換
手段は、読みだし制御内容に従ってトリビュタリユニッ
トTU-M単位でタイムスロットを変換するようにしたの
で、種々の低速インターフェース信号と複数の高速イン
ターフェース信号間での多重分離変換が固定的ではな
く、任意に自在に行えるとともに、低速インターフェー
ス信号間でのパス設定および高速インターフェース信号
間でのパスの設定が行え、高速インターフェース信号か
ら高速インターフェース信号を出力する場合に、低速イ
ンターフェース信号の送受信回路が不要となるという効
果がある。

また、第２のタイムスロット変換手段に対して、第１お
よび第２の多重分離変換装置間の高速インターフェース
信号のタイムスロット変換を行わせるようにしたので、
２つの多重分離変換装置間で第２のタイムスロット変換
手段を共用でき、多重分離変換装置を安価に構成できる
という効果がある。

【図面の簡単な説明】

第１図は本発明に係る多重分離変換装置の一実施例を示
すブロック図、第２図はこの装置の他の実施例を示すブ
ロック図、第３図は従来の多重分離変換装置のブロック
図である。 ７……低速インターフェース信号受信回路、8,10,12,1
5,17……速度変換回路、９……Ｎ×64kb/s単位の時間ス
イッチ、11……選択回路、13……高速インターフェース
信号送信回路、14……高速インターフェース信号受信回
路、16……8KHZ位相同期回路、18……低速インターフェ
ース信号送信回路、19……TU−11単位の時間スイッチ、
30,40……多重分離変換装置。

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数の低速インターフェース信号から１つ
   または複数の高速インターフェース信号に多重変換する
   とともに、１つまたは複数の高速インターフェース信号
   から複数の低速インターフェース信号に分離変換する多
   重分離変換装置において、 低速インターフェースと高速インターフェースとの間に
   設けられ読みだし制御内容に従ってＮ×64kb/sの単位で
   タイムスロットを変換する第１のタイムスロット変換手
   段と、 １つまたは複数の高速インターフェースの間に設けられ
   読みだし制御内容に従ってCCITT勧告G.708またはTTC標
   準JT−G708等で規定されるトリビュタリユニットTU−Ｍ
   単位でタイムスロットを変換する第２のタイムスロット
   変換手段と、 前記第１および第２のタイムスロット変換手段を選択す
   る選択手段と を備えてなる多重分離変換装置。
2. 【請求項２】請求項（１）記載の多重分離変換装置を２
   つ備え、 第１および第２の多重分離変換装置の高速インターフェ
   ース間に前記第２のタイムスロット変換手段を共用に設
   けたことを特徴とする多重分離変換装置。