JPH0320923B2 - - Google Patents
Info
- Publication number
- JPH0320923B2 JPH0320923B2 JP57107001A JP10700182A JPH0320923B2 JP H0320923 B2 JPH0320923 B2 JP H0320923B2 JP 57107001 A JP57107001 A JP 57107001A JP 10700182 A JP10700182 A JP 10700182A JP H0320923 B2 JPH0320923 B2 JP H0320923B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit
- digital value
- delay
- value determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/18—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous and sequential signals, e.g. SECAM-system
- H04N11/186—Decoding means therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
- H03D2200/0062—Computation of input samples, e.g. successive samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は周波数変調された信号を復調するため
のデイジタル回路に関するものであり、またテレ
ビジヨン受像機のクロミナンス信号復調段に使用
するデイジタル復調回路に関するものである。
のデイジタル回路に関するものであり、またテレ
ビジヨン受像機のクロミナンス信号復調段に使用
するデイジタル復調回路に関するものである。
特に本発明の目的は、周波数変調された入力信
号の導関数に基づいて周波数変調された入力信号
の瞬時周波数に比例する信号を再生するように作
動する復調手段を備える回路を提供するにある。
この目的のため本発明は、入力信号として供給さ
れ次式 Ｘ＝Asin〔ω0t＋∫t 0（ｔ）dt＋0〕 で表わされる周波数変調された信号（ここで
（ｔ）はアナログ・デイジタル変換される変調信
号、ω0は搬送波周波数）を復調するためのデイ
ジタル復調回路において、 (イ) その入力端を互に並列接続した２個のデイジ
タル値決定段で構成した２個の別個の通路を備
え、前記第１デイジタル値決定段により、前記
２個の通路に共通な入力信号の値に対応する関
数の値 Ｍ＝１／Acos〔ω0t＋∫t 0（ｔ）dt＋0〕 を決定し、かつ前記第２デイジタル値決定段に
より、前記と同じ入力信号の値に対する該入力
信号の導関数を決定し、 (ロ) 前記２個の通路の出力端に乗算回路を接続
し、該乗算回路が前記第１および第２デイジタ
ル値決定段から供給される対応する信号を乗算
して前記周波数変調された入力信号の瞬時周波
数に比例するデイジタル信号を再生し、 (ハ) 前記第１および第２デイジタル値決定段並に
前記乗算回路の動作速度を決定するクロツク回
路 を備えたことを特徴とする。
号の導関数に基づいて周波数変調された入力信号
の瞬時周波数に比例する信号を再生するように作
動する復調手段を備える回路を提供するにある。
この目的のため本発明は、入力信号として供給さ
れ次式 Ｘ＝Asin〔ω0t＋∫t 0（ｔ）dt＋0〕 で表わされる周波数変調された信号（ここで
（ｔ）はアナログ・デイジタル変換される変調信
号、ω0は搬送波周波数）を復調するためのデイ
ジタル復調回路において、 (イ) その入力端を互に並列接続した２個のデイジ
タル値決定段で構成した２個の別個の通路を備
え、前記第１デイジタル値決定段により、前記
２個の通路に共通な入力信号の値に対応する関
数の値 Ｍ＝１／Acos〔ω0t＋∫t 0（ｔ）dt＋0〕 を決定し、かつ前記第２デイジタル値決定段に
より、前記と同じ入力信号の値に対する該入力
信号の導関数を決定し、 (ロ) 前記２個の通路の出力端に乗算回路を接続
し、該乗算回路が前記第１および第２デイジタ
ル値決定段から供給される対応する信号を乗算
して前記周波数変調された入力信号の瞬時周波
数に比例するデイジタル信号を再生し、 (ハ) 前記第１および第２デイジタル値決定段並に
前記乗算回路の動作速度を決定するクロツク回
路 を備えたことを特徴とする。
従つて、目的とする再生は、関数の導関数を示
す数式およびかかる数式において変調された入力
信号の瞬時周波数を与える数式を分離できるの
で、この数式の瞬時周波数の成分の連続する瞬時
デイジタル値を、復調の精度を制御する所定速度
で別個に決定できるようにした回路構成によつて
得られる。
す数式およびかかる数式において変調された入力
信号の瞬時周波数を与える数式を分離できるの
で、この数式の瞬時周波数の成分の連続する瞬時
デイジタル値を、復調の精度を制御する所定速度
で別個に決定できるようにした回路構成によつて
得られる。
図面につき本発明を説明する。
図面に示した本発明の第１実施例においてはデ
イジタル復調回路は周波数変調された入力信号を
供給されるアナログ・デイジタル変換器１０を備
え、このアナログ・デイジタル変換器の出力端子
には、２個のデイジタル値決定段２０および３０
で構成した２個の別個の通路を互に並列に設け、
これら２個のデイジタル値決定段の出力信号を乗
算回路４０に供給し、乗算回路４０は供給された
信号の乗算を行つて、周波数変調された入力信号
の瞬時周波数に比例するデイジタル出力信号を再
生する。
イジタル復調回路は周波数変調された入力信号を
供給されるアナログ・デイジタル変換器１０を備
え、このアナログ・デイジタル変換器の出力端子
には、２個のデイジタル値決定段２０および３０
で構成した２個の別個の通路を互に並列に設け、
これら２個のデイジタル値決定段の出力信号を乗
算回路４０に供給し、乗算回路４０は供給された
信号の乗算を行つて、周波数変調された入力信号
の瞬時周波数に比例するデイジタル出力信号を再
生する。
実際上、ω0を搬送波周波数とし、（ｔ）を変
調信号とし、変調された入力信号が Ｘ＝Asin〔ω0t＋∫t 0（ｔ）dt＋0〕 (1) なる形（または余弦関数を用いて得られる同様な
形）を有する場合、この関数の導関数は X′＝Acos〔ω0t＋∫t 0（ｔ）dt＋0〕・〔ω0＋
（ｔ）〕 (2) となる。
調信号とし、変調された入力信号が Ｘ＝Asin〔ω0t＋∫t 0（ｔ）dt＋0〕 (1) なる形（または余弦関数を用いて得られる同様な
形）を有する場合、この関数の導関数は X′＝Acos〔ω0t＋∫t 0（ｔ）dt＋0〕・〔ω0＋
（ｔ）〕 (2) となる。
上記導関数X′を使用しかつ次式の関数
Ｍ＝１／Acos〔ω0t＋∫t 0（ｔ）dt＋0〕
を使用することにより変調信号を表わす式
（ｔ）＝（X′・Ｍ）−ω0 (3)
を得ることができる。本実施例においては、関数
Ｍのデイジタル値を決定するための第１デイジタ
ル決定段２０はこの第１デイジタル値決定段の入
力信号を後述するように特定の時間だけ遅延させ
るための複数のシフトレジスタRdと、デイジタ
ルメモリM0とを備え、このデイジタルメモリに
はアナログ・デイジタル変換器１０による標本化
動作から得た入力信号の各特定の値に対する関数
Ｍの対応する特定の値を蓄積する（従つて実際上
このデイジタルメモリM0には関数Ｍの値のテー
ブルを蓄積し、関数Ｍのこれらの他のアドレスは
正弦波入力関数によつて供給する。）入力信号の
導関数のデイジタル値を入力信号の上記と同じ特
定の値につき決定するための第２デイジタル値決
定段３０はＮ個（但しＮは偶数）の遅延回路を有
する直線性トランスバーサルフイルタで構成す
る。
Ｍのデイジタル値を決定するための第１デイジタ
ル決定段２０はこの第１デイジタル値決定段の入
力信号を後述するように特定の時間だけ遅延させ
るための複数のシフトレジスタRdと、デイジタ
ルメモリM0とを備え、このデイジタルメモリに
はアナログ・デイジタル変換器１０による標本化
動作から得た入力信号の各特定の値に対する関数
Ｍの対応する特定の値を蓄積する（従つて実際上
このデイジタルメモリM0には関数Ｍの値のテー
ブルを蓄積し、関数Ｍのこれらの他のアドレスは
正弦波入力関数によつて供給する。）入力信号の
導関数のデイジタル値を入力信号の上記と同じ特
定の値につき決定するための第２デイジタル値決
定段３０はＮ個（但しＮは偶数）の遅延回路を有
する直線性トランスバーサルフイルタで構成す
る。
第１および第２デイジタル値決定段２０および
３０によつて行われる入力信号の関数Ｍおよび導
関数の決定を同期させるため、第１デイジタル値
決定段２０を導通する際の信号の全遅延時間をト
ランスバーサルフイルタの各遅延回路の遅延時間
Ｔの（Ｎ−１）／２倍に等しくなければならな
い。例えばＮ＝６であれば、この全遅延時間はト
ランスバーサルフイルタの遅延回路（シフトレジ
スタ）の各々の遅延時間Ｔの2.5倍になる。これ
は、第１および第２デイジタル値決定段２０およ
び３０の動作速度（レート）が周波数＝１／Ｔ
で与えられた場合、遅延時間2.5Tを得ることが
できるようにするためにはこれらデイジタル値決
定段の同じ動作速度に互に２分の１サイクルだけ
推移する必要があることを意味し、従つてアナロ
グ・デイジタル変換器１０の標本化速度はデイジ
タル値決定段２０および３０の周波数の２倍の周
波数2によつて与えられることを意味する。
３０によつて行われる入力信号の関数Ｍおよび導
関数の決定を同期させるため、第１デイジタル値
決定段２０を導通する際の信号の全遅延時間をト
ランスバーサルフイルタの各遅延回路の遅延時間
Ｔの（Ｎ−１）／２倍に等しくなければならな
い。例えばＮ＝６であれば、この全遅延時間はト
ランスバーサルフイルタの遅延回路（シフトレジ
スタ）の各々の遅延時間Ｔの2.5倍になる。これ
は、第１および第２デイジタル値決定段２０およ
び３０の動作速度（レート）が周波数＝１／Ｔ
で与えられた場合、遅延時間2.5Tを得ることが
できるようにするためにはこれらデイジタル値決
定段の同じ動作速度に互に２分の１サイクルだけ
推移する必要があることを意味し、従つてアナロ
グ・デイジタル変換器１０の標本化速度はデイジ
タル値決定段２０および３０の周波数の２倍の周
波数2によつて与えられることを意味する。
本発明の第２実施例（図示せず）においてはト
ランスバーサルフイルタの遅延回路の数Ｎを奇数
にすることができ、第１デイジタル値決定段２０
を通過する信号に付与される全遅延時間は、上述
したのと同じ関係式を使用した場合、トランスバ
ーサルフイルタの各遅延回路の遅延時間Ｔの整数
倍とする（例えばＮ＝11の場合、全遅延時間はト
ランスバーサルフイルタの各遅延回路の遅延時間
の５倍）。これは、第１および第２デイジタル値
決定段２０および３０の動作速度が同一であるだ
けでなく同期していることを意味し、アナログ・
デイジタル変換器並に第１および第２デイジタル
値決定段２０および３０の動作速度を同一にでき
ることを意味する。従つて第２実施例の利点は極
めて明白であり、各遅延回路当りの同じ遅延時間
Ｔに対しクロツク回路５０によつて決まる標本化
周波数＝１／Ｔは第１実施例の場合の半分にな
る。しかし第２実施例は第１実施例よりかなり多
くの遅延回路を必要とするが、第１デイジタル値
決定段２０の遅延回路を第２デイジタル値決定段
３０の第１遅延回路で構成すると、遅延回路の数
を節減することができる。
ランスバーサルフイルタの遅延回路の数Ｎを奇数
にすることができ、第１デイジタル値決定段２０
を通過する信号に付与される全遅延時間は、上述
したのと同じ関係式を使用した場合、トランスバ
ーサルフイルタの各遅延回路の遅延時間Ｔの整数
倍とする（例えばＮ＝11の場合、全遅延時間はト
ランスバーサルフイルタの各遅延回路の遅延時間
の５倍）。これは、第１および第２デイジタル値
決定段２０および３０の動作速度が同一であるだ
けでなく同期していることを意味し、アナログ・
デイジタル変換器並に第１および第２デイジタル
値決定段２０および３０の動作速度を同一にでき
ることを意味する。従つて第２実施例の利点は極
めて明白であり、各遅延回路当りの同じ遅延時間
Ｔに対しクロツク回路５０によつて決まる標本化
周波数＝１／Ｔは第１実施例の場合の半分にな
る。しかし第２実施例は第１実施例よりかなり多
くの遅延回路を必要とするが、第１デイジタル値
決定段２０の遅延回路を第２デイジタル値決定段
３０の第１遅延回路で構成すると、遅延回路の数
を節減することができる。
本発明はこれら実施例に限定されず、本発明の
範囲内で種々の変形が可能であること勿論であ
る。特に本発明のデイジタル復調回路を用いて、
テレビジヨン受像機の（周波数変調された）クロ
ミナンス信号のデイジタル復調段を実現すること
ができ、従つて本発明はまたかかる復調段を設け
る形式のテレビジヨン受像機にも関するものであ
る。更に本発明はテレビジヨン受像機に関するだ
けでなく、極めて一般的な態様においてすべての
周波数復調問題に関するものである。
範囲内で種々の変形が可能であること勿論であ
る。特に本発明のデイジタル復調回路を用いて、
テレビジヨン受像機の（周波数変調された）クロ
ミナンス信号のデイジタル復調段を実現すること
ができ、従つて本発明はまたかかる復調段を設け
る形式のテレビジヨン受像機にも関するものであ
る。更に本発明はテレビジヨン受像機に関するだ
けでなく、極めて一般的な態様においてすべての
周波数復調問題に関するものである。
上述した第１および第２実施例の場合には、関
数Ｍの漸近値に対応しかつかなりの復調劣化を起
す信号値を乗算回路４０の出力端子において打消
すことができるようにするための禁止回路をクロ
ツク回路５０に設けることができる。
数Ｍの漸近値に対応しかつかなりの復調劣化を起
す信号値を乗算回路４０の出力端子において打消
すことができるようにするための禁止回路をクロ
ツク回路５０に設けることができる。
図面は本発明の第１実施例を示すブロツク図で
ある。 １０……アナログ・デイジタル変換器、２０，
３０……デイジタル値決定段、４０……乗算回
路、５０……クロツク回路、Rd……シフトレジ
スタ、M0……デイジタルメモリ。
ある。 １０……アナログ・デイジタル変換器、２０，
３０……デイジタル値決定段、４０……乗算回
路、５０……クロツク回路、Rd……シフトレジ
スタ、M0……デイジタルメモリ。
Claims (1)
- 【特許請求の範囲】 １ 入力信号として供給される次式 Ｘ＝Asin〔ω0t＋∫t 0（ｔ）dt＋0〕 で表わされる周波数変調された信号（ここで
（ｔ）はアナログ・デイジタル変換される変調信
号、ω0は搬送波周波数）を復調するためのデイ
ジタル復調回路において、 (イ) その入力端を互に並列接続した２個のデイジ
タル値決定段で構成した２個の別個の通路を備
え、前記第１デイジタル値決定段により、前記
２個の通路に共通な入力信号の値に対応する関
数の値 Ｍ＝１／Acos〔ω0t＋∫t 0（ｔ）dt＋0〕 を決定し、かつ前記第２デイジタル値決定段に
より、前記と同じ入力信号の値に対する該入力
信号の導関数を決定し、 (ロ) 前記２個の通路の出力端に乗算回路を接続
し、該乗算回路が前記第１および第２デイジタ
ル値決定段から供給される対応する信号を乗算
して前記周波数変調された入力信号の瞬時周波
数に比例するデイジタル信号を再生し、 (ハ) 前記第１および第２デイジタル値決定段並に
前記乗算回路の動作速度を決定するクロツク回
路 を備えたことを特徴とするデイジタル復調回路。 ２ 前記第２デイジタル値決定段がＮ個の遅延回
路を有する直線性トランスバーサルフイルタであ
り、かつ前記第１デイジタル値決定段が遅延回路
およびデイジタルメモリを備え、前記第１デイジ
タル値決定段の遅延回路により、前記第１デイジ
タル値決定段を通過する信号に対し前記トランス
バーサルフイルタの各遅延回路の遅延時間の（Ｎ
−１）／２倍に等しい遅延時間を付与した後前記
デイジタルメモリにアドレスとして供給し、前記
トランスバーサルフイルタの出力端子に存在する
導関数の値に対応する関数Ｍの値を蓄積したアド
レスを指示させる特許請求の範囲第１項記載の復
調回路。 ３ 前記トランスバーサルフイルタの遅延回路の
数Ｎが偶数であり、かつ前記クロツク回路により
前記第１および第２デイジタル値決定段の遅延回
路を同一速度で互に２分の１サイクルだけ推移し
て作動させる特許請求の範囲第２項記載の復調回
路。 ４ 前記トランスバーサルフイルタの遅延回路の
数Ｎが奇数であり、かつ前記クロツク回路によ
り、前記第１および第２デイジタル値決定段の遅
延回路を同一速度かつ同期状態で作動させる特許
請求の範囲第２項記載の復調回路。 ５ 前記第１デイジタル値決定段の遅延回路を前
記第２デイジタル値決定段の第１遅延回路で構成
する特許請求の範囲第４項記載の復調回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8112412A FR2508739B1 (fr) | 1981-06-24 | 1981-06-24 | Circuit numerique de demodulation d'un signal module en frequence, application de ce circuit a la realisation d'un etage de demodulation du signal de chrominance d'un recepteur de television, et recepteur de television equipe d'un tel etage |
| FR8112412 | 1981-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583403A JPS583403A (ja) | 1983-01-10 |
| JPH0320923B2 true JPH0320923B2 (ja) | 1991-03-20 |
Family
ID=9259836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107001A Granted JPS583403A (ja) | 1981-06-24 | 1982-06-23 | デイジタル復調回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4486716A (ja) |
| EP (1) | EP0068571B1 (ja) |
| JP (1) | JPS583403A (ja) |
| DE (1) | DE3266917D1 (ja) |
| FR (1) | FR2508739B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3124963A1 (de) * | 1981-06-25 | 1983-01-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur demodulation eines frequenzmodulierten eingangssignals |
| EP0109966B1 (de) * | 1982-11-26 | 1987-02-11 | Deutsche ITT Industries GmbH | Schaltungsanordnung zur digitalen FM-Demodulation |
| US4547737A (en) * | 1983-07-29 | 1985-10-15 | Rca Corporation | Demodulator of sampled data FM signals from sets of four successive samples |
| FR2552598B1 (fr) * | 1983-09-23 | 1985-10-31 | Labo Electronique Physique | Procede et circuit de demodulation numerique d'un signal module en amplitude et recepteur de television equipe d'un tel circuit |
| FR2595895B1 (fr) * | 1986-03-13 | 1988-05-13 | France Etat | Double demodulateur numerique |
| US4910469A (en) * | 1989-05-02 | 1990-03-20 | Rca Licensing Corporation | Demodulator for sampled data FM signals |
| US5040192A (en) * | 1990-02-06 | 1991-08-13 | Hayes Microcomputer Products, Inc. | Method and apparatus for optimally autocorrelating an FSK signal |
| DE4116614A1 (de) * | 1991-05-22 | 1992-11-26 | Bosch Gmbh Robert | Verfahren zur demodulation und synchronisation fuer digital modulierte signale |
| US6031418A (en) * | 1998-11-19 | 2000-02-29 | Lockheed Martin Corporation | Method and apparatus for demodulating digital frequency modulation (FM) signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3387220A (en) * | 1965-02-23 | 1968-06-04 | Automatic Elect Lab | Apparatus and method for synchronously demodulating frequency modulated differentially coherent duobinary signals |
| US4090145A (en) * | 1969-03-24 | 1978-05-16 | Webb Joseph A | Digital quadrature demodulator |
| US3778727A (en) * | 1972-05-11 | 1973-12-11 | Singer Co | Crystal controlled frequency discriminator |
| FR2219570B1 (ja) * | 1973-02-22 | 1976-09-10 | Dassault Electronique | |
| FR2469824A1 (fr) * | 1979-11-14 | 1981-05-22 | Thomson Csf | Procede de demodulation d'un signal module en frequence et demodulateurs mettant en oeuvre ce procede |
-
1981
- 1981-06-24 FR FR8112412A patent/FR2508739B1/fr not_active Expired
-
1982
- 1982-06-14 US US06/388,386 patent/US4486716A/en not_active Expired - Fee Related
- 1982-06-18 EP EP82200756A patent/EP0068571B1/fr not_active Expired
- 1982-06-18 DE DE8282200756T patent/DE3266917D1/de not_active Expired
- 1982-06-23 JP JP57107001A patent/JPS583403A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068571A1 (fr) | 1983-01-05 |
| EP0068571B1 (fr) | 1985-10-16 |
| FR2508739B1 (fr) | 1986-01-03 |
| DE3266917D1 (en) | 1985-11-21 |
| JPS583403A (ja) | 1983-01-10 |
| US4486716A (en) | 1984-12-04 |
| FR2508739A1 (fr) | 1982-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2510992B2 (ja) | 周波数変調されたデジタル信号用復調器 | |
| KR950035391A (ko) | 고품위 텔레비젼 수신기에 있어서 기호 레이트의 약수에서 최종 중간 주파수 반송파를 갖는 디지탈잔류 측파대(vsb) 검출기 | |
| KR920022930A (ko) | 이산 시간 스테레오 수신기 | |
| JPH0320923B2 (ja) | ||
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| US4570126A (en) | FM Demodulator using interpolation to approximate zero crossings | |
| JPH0427723B2 (ja) | ||
| US4804924A (en) | Digital double demodulator | |
| US4499427A (en) | Digital FM demodulator using a filter having a linearly sloping frequency-amplitude characteristic | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPS6331987B2 (ja) | ||
| KR960014237B1 (ko) | 디지탈 텔레비젼수상기의 색도변환 회로 | |
| JP2535543B2 (ja) | ディジタルｉｑ復調方式 | |
| JP3228361B2 (ja) | ディジタル処理型直交検波回路 | |
| JP3391012B2 (ja) | ディジタル処理直交変調方法及び直交変調器 | |
| JP2930364B2 (ja) | デジタルオーディオエフェクタ | |
| JPH0250363A (ja) | ディジタル信号処理装置 | |
| JPS61208388A (ja) | デイジタル色度信号用デイジタル利得制御集積回路 | |
| JP2503684B2 (ja) | 映像縮小回路 | |
| SU1172063A1 (ru) | Устройство коррел ционного приема сигналов с относительной фазовой манипул цией | |
| JP2913647B2 (ja) | ディジタルフィルタ | |
| JPH0519342B2 (ja) | ||
| JPS62224182A (ja) | 自動カラ−制御回路 | |
| JPH07184228A (ja) | デジタルａｃｃ回路 | |
| JPH01205616A (ja) | ディジタル型成形フィルタ |