JPH03209733A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03209733A JPH03209733A JP2003975A JP397590A JPH03209733A JP H03209733 A JPH03209733 A JP H03209733A JP 2003975 A JP2003975 A JP 2003975A JP 397590 A JP397590 A JP 397590A JP H03209733 A JPH03209733 A JP H03209733A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- connection
- tip
- semiconductor element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体素子上の複数の電極端子と、該半導体素子の外周
に沿って該各電極端子と対応して位置する外部リード端
子とをボンディング接続してなる半導体装置に関し、 ボンディング接続特性の向上を図ることを目的とし、 半導体素子表面の周辺に沿う複数の電極端子と、該半導
体素子の外周に沿って上記電極端子に対応して位置する
複数のリード端子の先端部との間を、ワイヤボンディン
グ接続してなる半導体装置であって、半導体素子の同電
位となる複数の電極端子に繋がる複数のボンディングワ
イヤが、リード端子の先端部に垂直方向に積み重ねた状
態でボンディング接続して構成する。
に沿って該各電極端子と対応して位置する外部リード端
子とをボンディング接続してなる半導体装置に関し、 ボンディング接続特性の向上を図ることを目的とし、 半導体素子表面の周辺に沿う複数の電極端子と、該半導
体素子の外周に沿って上記電極端子に対応して位置する
複数のリード端子の先端部との間を、ワイヤボンディン
グ接続してなる半導体装置であって、半導体素子の同電
位となる複数の電極端子に繋がる複数のボンディングワ
イヤが、リード端子の先端部に垂直方向に積み重ねた状
態でボンディング接続して構成する。
本発明は半導体素子上の電極端子と該半導体素子の周囲
で該各電極端子と対応して位置する外部リード端子との
間のボンディング接続技術に係り、特にボンディング接
続特性の向上を図った半導体装置に関する。
で該各電極端子と対応して位置する外部リード端子との
間のボンディング接続技術に係り、特にボンディング接
続特性の向上を図った半導体装置に関する。
近年の半導体素子の高集積化に伴い該半導体素子に接続
されるボンディングワイヤの数が急速に増大しつつある
が、その結果該半導体素子の周囲に該半導体素子の電極
端子の数に対応して配設する外部リード端子の幅および
ピッチが益々狭くなることから上記ボンディングワイヤ
の接続が難しくなってきている。
されるボンディングワイヤの数が急速に増大しつつある
が、その結果該半導体素子の周囲に該半導体素子の電極
端子の数に対応して配設する外部リード端子の幅および
ピッチが益々狭くなることから上記ボンディングワイヤ
の接続が難しくなってきている。
［従来の技術〕
第３図は従来の半導体装置のワイヤボンディング部分を
説明する図である。
説明する図である。
図でセラミック等からなる絶縁基板ｌの表面には、複数
の電極端子２ａが周辺に沿って例えば１２６μｍピッチ
で形成されている半導体素子２を実装する例えば金（Ａ
ｕ）メツキされたグランド領域１ａと。
の電極端子２ａが周辺に沿って例えば１２６μｍピッチ
で形成されている半導体素子２を実装する例えば金（Ａ
ｕ）メツキされたグランド領域１ａと。
該領域１ａの周囲から上記複数の電極端子２ａに対応し
て内側に向かう逆放射状に形成されている金（ＡＵ）メ
ツキされた複数のリード端子１ｂとがパターン形成され
ている。
て内側に向かう逆放射状に形成されている金（ＡＵ）メ
ツキされた複数のリード端子１ｂとがパターン形成され
ている。
なお、該リード端子１ｂの上記電極端子２ａと対向する
各先端部１ｃは、例えば隣接間ピッチｐと個々の幅Ｗが
それぞれ１５０μｍ程度で、上記半導体素子２の各対応
する電極端子２ａからの隔たりｄがほぼ一定になるよう
に該半導体素子２ひいては上記グランド領域１ａの中心
をセンタとする半径Ｒの円上に位置するように配置され
ている。
各先端部１ｃは、例えば隣接間ピッチｐと個々の幅Ｗが
それぞれ１５０μｍ程度で、上記半導体素子２の各対応
する電極端子２ａからの隔たりｄがほぼ一定になるよう
に該半導体素子２ひいては上記グランド領域１ａの中心
をセンタとする半径Ｒの円上に位置するように配置され
ている。
なお上記の各先端部１ｃの隣接間ピッチｐと個々の幅Ｗ
は、前者はパターン形成技術および隣接間の絶縁性確保
の面から設定され、また後者はボンディング特性を確保
するための有効幅として設定されるものであるが、現状
では上記１５０μｍはほぼ最小値とされている。
は、前者はパターン形成技術および隣接間の絶縁性確保
の面から設定され、また後者はボンディング特性を確保
するための有効幅として設定されるものであるが、現状
では上記１５０μｍはほぼ最小値とされている。
そこで、上記半導体素子２をグランド領域１ａの所定位
置に搭載接続した後、図示されないボンディング・マシ
ーンによって上記半導体素子２の各電極端子２ａと該各
電極端子２ａと対応するリード端子１ｂの先端部１ｃと
の間を例えば直径が３８μｍ位の金（Ａｕ）線からなる
ボンディングワイヤ（以下単にワイヤとする）３でボン
ディング接続（以下単に接続とする）すると絶縁基板１
に接続された半導体装置を得ることができる。
置に搭載接続した後、図示されないボンディング・マシ
ーンによって上記半導体素子２の各電極端子２ａと該各
電極端子２ａと対応するリード端子１ｂの先端部１ｃと
の間を例えば直径が３８μｍ位の金（Ａｕ）線からなる
ボンディングワイヤ（以下単にワイヤとする）３でボン
ディング接続（以下単に接続とする）すると絶縁基板１
に接続された半導体装置を得ることができる。
なお、例えば複数（図では２ａ’と２ａ″の２個の場合
としている）の電極端子を同し電位の電源ライン等に接
続するようなときには、該複数の電極端子（２ａ°と２
ａ”）に対応するリード端子（ｌｂ゛）の先端部（ｌｃ
“）を共通して使用するようにしている。
としている）の電極端子を同し電位の電源ライン等に接
続するようなときには、該複数の電極端子（２ａ°と２
ａ”）に対応するリード端子（ｌｂ゛）の先端部（ｌｃ
“）を共通して使用するようにしている。
かかる図示の如き半導体装置では、上述したように半導
体素子２の各電極端子２ａとリード端子１ｂの先端部１
ｃとの間の隔たりｄがほぼ一定になっているため、安定
した状態で接続することができる。
体素子２の各電極端子２ａとリード端子１ｂの先端部１
ｃとの間の隔たりｄがほぼ一定になっているため、安定
した状態で接続することができる。
しかし、複数のワイヤを接続する先端部（図では１０°
）の幅（Ｗ“）は安定した接続特性を確保するため接続
するワイヤ数に対応して拡げる必要があり、その結果所
定数のリード端子を確保するには他の先端部１ｃの隣接
間ピッチｐまたは幅Ｗを狭くせざるを得ない。
）の幅（Ｗ“）は安定した接続特性を確保するため接続
するワイヤ数に対応して拡げる必要があり、その結果所
定数のリード端子を確保するには他の先端部１ｃの隣接
間ピッチｐまたは幅Ｗを狭くせざるを得ない。
一方、上述したように該ピッチｐまたは先端部１ｃの幅
Ｗを狭くすることは好ましくない。
Ｗを狭くすることは好ましくない。
そこで、上述した半径Ｒすなわち半導体素子２の電極端
子２ａから先端部１ｃまでの上記隔たりｄを大きくして
上記のピッチｐおよび有効なボンディング幅Ｗ＠確保す
るようにしているが、この場合にはワイヤが長くなるた
め該ワイヤの曲がりや垂れ下がり等が発生して隣接ワイ
ヤ間で接触する等の現象が生じ、結果的に接続特性の低
下を招くことになる。
子２ａから先端部１ｃまでの上記隔たりｄを大きくして
上記のピッチｐおよび有効なボンディング幅Ｗ＠確保す
るようにしているが、この場合にはワイヤが長くなるた
め該ワイヤの曲がりや垂れ下がり等が発生して隣接ワイ
ヤ間で接触する等の現象が生じ、結果的に接続特性の低
下を招くことになる。
従来の半導体装置では、複数の電極端子を同電位のリー
ド端子に纏めて接続する場合には該リード端子の先端部
の幅を拡げなければならないことから、所定数のリード
端子を確保するには各リード端子の先端部位置を該半導
体素子から離さなければならず、結果的にワイヤが長く
なって該ワイヤの曲がりや垂れ下がりによって隣接ワイ
ヤ間で接触する等の如く接続特性が低下するという問題
があった。
ド端子に纏めて接続する場合には該リード端子の先端部
の幅を拡げなければならないことから、所定数のリード
端子を確保するには各リード端子の先端部位置を該半導
体素子から離さなければならず、結果的にワイヤが長く
なって該ワイヤの曲がりや垂れ下がりによって隣接ワイ
ヤ間で接触する等の如く接続特性が低下するという問題
があった。
［課題を解決するための手段〕
上記問題点は、半導体素子表面の周辺に沿う複数の電極
端子と、該半導体素子の外周に沿って上記電極端子に対
応して位置する複数のリード端子の先端部との間を、ワ
イヤボンディング接続してなる半導体装置であって、半
導体素子の同電位となる複数の電極端子に繋がる複数の
ボンディングワイヤが、リード端子の先端部に垂直方向
に積み重ねた状態でボンディング接続されている半導体
装置によって解決される。
端子と、該半導体素子の外周に沿って上記電極端子に対
応して位置する複数のリード端子の先端部との間を、ワ
イヤボンディング接続してなる半導体装置であって、半
導体素子の同電位となる複数の電極端子に繋がる複数の
ボンディングワイヤが、リード端子の先端部に垂直方向
に積み重ねた状態でボンディング接続されている半導体
装置によって解決される。
同質材料からなるワイヤ相互間は容易にボンディング接
続することができる。
続することができる。
本発明では、リード端子の先端部に対する複数のワイヤ
の接続を従来の平面的配置から垂直方向の積み重ね接続
に代えることで該リード端子の先端部の幅の拡大を抑制
している。
の接続を従来の平面的配置から垂直方向の積み重ね接続
に代えることで該リード端子の先端部の幅の拡大を抑制
している。
この場合には、半導体素子の電極端子からリード端子の
先端部までの隔たりを大きくすることなく所定のリード
端子を所要数だけ形成することが可能となる。
先端部までの隔たりを大きくすることなく所定のリード
端子を所要数だけ形成することが可能となる。
従ってワイヤを長くする必要がないため、該ワイヤの曲
がりや垂れ下がりによる隣接ワイヤ間の接触等の接続特
性の低下を抑制することができる。
がりや垂れ下がりによる隣接ワイヤ間の接触等の接続特
性の低下を抑制することができる。
［実施例］
第１図は本発明になる半導体装置主要部の一例を示す図
であり、（Ａ）は外観図、（Ｂ）は接続部を拡大した側
面図である。
であり、（Ａ）は外観図、（Ｂ）は接続部を拡大した側
面図である。
また第２図は他の実施例を示す図である。
第１図（Ａ） 、 （Ｂ）で、第３図同様のセラミック
等からなる絶縁基板ｌＯの表面には、第３図で説明した
半導体素子２を実装する金（Ａｕ）メツキされたグラン
ド領域１０ａと、該領域１０ａの周囲から上記半導体素
子２の複数の電極端子２ａに対応して内側に間かう逆放
射状の金（Ａｕ）メツキされた複数のリード端子１０ｂ
とがパターン形成されている。
等からなる絶縁基板ｌＯの表面には、第３図で説明した
半導体素子２を実装する金（Ａｕ）メツキされたグラン
ド領域１０ａと、該領域１０ａの周囲から上記半導体素
子２の複数の電極端子２ａに対応して内側に間かう逆放
射状の金（Ａｕ）メツキされた複数のリード端子１０ｂ
とがパターン形成されている。
なお、該各リード端子１０ｂの上記電極端子２ａと対問
する各先端部１０ｃが、隣接間ピッチｐと個々の幅Ｗが
それぞれ１５０μｍ程度に形成されており、更に上記半
導体素子２の各対応する電極端子２ａからの隔たりｄが
ほぼ一定になるように該半導体素子２ひいては上記グラ
ンド領域１０ａの中心をセンタとする半径Ｒの円上に配
置されていることは第３図の場合と同様である。
する各先端部１０ｃが、隣接間ピッチｐと個々の幅Ｗが
それぞれ１５０μｍ程度に形成されており、更に上記半
導体素子２の各対応する電極端子２ａからの隔たりｄが
ほぼ一定になるように該半導体素子２ひいては上記グラ
ンド領域１０ａの中心をセンタとする半径Ｒの円上に配
置されていることは第３図の場合と同様である。
そこで、第３図で説明したように上記半導体素子２をグ
ランド領域１０ａの所定位置に搭載接続した後、図示さ
れないボンディング・マシーンによって上記半導体素子
２の各電極端子２ａと該各電極端子２ａと対応するリー
ド端子１０ｂの先端部１０ｃとの間を第３図で説明した
ワイヤ３で接続するが、この際電源ラインの如き同電位
のリード端子ｌＯｂ′に繋がる該半導体素子２の２個の
電極端子２８′と２ａ”は、例えば電極端子２８ｆから
のワイヤ３１を上記リード端子１０ｂ ’の先端部１０
０′に接続した後、該ワイヤ３°の該接続部上に電極端
子２８″からのワイヤ３ ＩＴを接続するようにしてい
る。
ランド領域１０ａの所定位置に搭載接続した後、図示さ
れないボンディング・マシーンによって上記半導体素子
２の各電極端子２ａと該各電極端子２ａと対応するリー
ド端子１０ｂの先端部１０ｃとの間を第３図で説明した
ワイヤ３で接続するが、この際電源ラインの如き同電位
のリード端子ｌＯｂ′に繋がる該半導体素子２の２個の
電極端子２８′と２ａ”は、例えば電極端子２８ｆから
のワイヤ３１を上記リード端子１０ｂ ’の先端部１０
０′に接続した後、該ワイヤ３°の該接続部上に電極端
子２８″からのワイヤ３ ＩＴを接続するようにしてい
る。
図はこの状態を表わしたものである。
特にこの場合には、ワイヤ３′と３”が同質材料なるた
め積み重ねたときの接続が容易であり且つ上述したよう
に半導体素子２の各電極端子２ａとリード端子ｌＯｂの
先端部１０ｃとの間の隔たりｄがほぼ一定であるため安
定した状態で接続することができる。
め積み重ねたときの接続が容易であり且つ上述したよう
に半導体素子２の各電極端子２ａとリード端子ｌＯｂの
先端部１０ｃとの間の隔たりｄがほぼ一定であるため安
定した状態で接続することができる。
更に、該先端部１０ｃ°の幅を拡げる必要がないことか
ら、他の各リード端子１０ｂの先端部１０ｃの位置を半
導体素子２の各電極端子２ａから離すことがなくなって
第３図で説明したような隣接ワイヤ間の接触等ボンディ
ング特性の低下を抑制することができる。
ら、他の各リード端子１０ｂの先端部１０ｃの位置を半
導体素子２の各電極端子２ａから離すことがなくなって
第３図で説明したような隣接ワイヤ間の接触等ボンディ
ング特性の低下を抑制することができる。
３個のワイヤを１個のリード端子に接続する状態を示す
第２図で、平面図（ａ−１）とその側面図（ａ〜２）は
接続点を垂直に積み重ねた場合を示し、また平面図（ｂ
−１）とその側面図（ｂ−２）は接続点をリード端子の
長手方向に沿ってずらした場合をそれぞれ表わしている
。
第２図で、平面図（ａ−１）とその側面図（ａ〜２）は
接続点を垂直に積み重ねた場合を示し、また平面図（ｂ
−１）とその側面図（ｂ−２）は接続点をリード端子の
長手方向に沿ってずらした場合をそれぞれ表わしている
。
なお（ａ−１） 、 （ａ−２）と（ｂ−１） 、 （
ｂ−２）共に、２が半導体素子、 ２ａが電極端子を示
し、またｌＯが絶縁基板、１０ａがグランド領域、１０
ｂ’が３個のワイヤを接続するリード端子＋ｉ０ｃ’が
該リード端子１０ｂ°の先端部を示していることは第１
図の場合と同様である。
ｂ−２）共に、２が半導体素子、 ２ａが電極端子を示
し、またｌＯが絶縁基板、１０ａがグランド領域、１０
ｂ’が３個のワイヤを接続するリード端子＋ｉ０ｃ’が
該リード端子１０ｂ°の先端部を示していることは第１
図の場合と同様である。
（ａ−１） 、 （ａ−２）の場合では、先ずワイヤ３
ａを該先端部１０ｃ′に接続した後ワイヤ３ｂを該ワイ
ヤ３ａの接続部の真上に積み重ねて接続し、更にワイヤ
３Ｃを該ワイヤ３ｂの真上に積み重ねて接続している。
ａを該先端部１０ｃ′に接続した後ワイヤ３ｂを該ワイ
ヤ３ａの接続部の真上に積み重ねて接続し、更にワイヤ
３Ｃを該ワイヤ３ｂの真上に積み重ねて接続している。
また（ｂ−１） 、 （ｂ−２）の場合では、先ずワイ
ヤ３ａを該先端部１０ｃ ’のＰｔ点に接続した後、該
先端部１０ｃ ’の長手方向で上記９１点の外側に近接
して位置する９２点にワイヤ３ｂ”を接続し、更に該ｐ
！点の外側に近接して位置する該先端部１０Ｃ°上の９
３点にワイヤ３ｃ’をそれぞれ接続している。
ヤ３ａを該先端部１０ｃ ’のＰｔ点に接続した後、該
先端部１０ｃ ’の長手方向で上記９１点の外側に近接
して位置する９２点にワイヤ３ｂ”を接続し、更に該ｐ
！点の外側に近接して位置する該先端部１０Ｃ°上の９
３点にワイヤ３ｃ’をそれぞれ接続している。
特にかかる接続の場合には、各ワイヤが同質材料で構成
されているため各ワイヤ相互間の接続性が良好であり、
各ワイヤ間で脱落したり接触性が低下する等のことがな
くなって確実な接続特性を確保することができる。
されているため各ワイヤ相互間の接続性が良好であり、
各ワイヤ間で脱落したり接触性が低下する等のことがな
くなって確実な接続特性を確保することができる。
上述の如く本発明により、ボンディング接続特性の向上
を図った半導体装置を提供することができる。
を図った半導体装置を提供することができる。
第１図は本発明になる半導体装置主要部の一例を示す図
、 第２図は他の実施例を示す図、 第３図は従来の半導体装置のワイヤボンディング部分を
説明する図、 である。図において、 ２は半導体素子、 ２ａ、 ２ａ ’ 、 ２ａ”は電極端子、３＋ ３
’ ＋３”＋３ａｔ３ｂ＋３ｃ、３ａ ’ ＋ ３ｂ
’ ＋ ３ｃ ’はボンディングワイヤ、 １０は絶縁基板、 １０ａはグランド領域、１０ｂ
、 １０ｂ’はリード端子、 １０ｃ、 １０ｃ ’は先端部、 をそれぞれ表わす。 （Ａ） （Ｂ） オＪ斧明（＝なう４Ｐ場イ本装置」ミチ音戸の一ヂクリ
を示す国事 図 （α− ） （ｄ ２ン （ｂ−１） （１−２） 他へわ己伊１を示す図 第 凹
、 第２図は他の実施例を示す図、 第３図は従来の半導体装置のワイヤボンディング部分を
説明する図、 である。図において、 ２は半導体素子、 ２ａ、 ２ａ ’ 、 ２ａ”は電極端子、３＋ ３
’ ＋３”＋３ａｔ３ｂ＋３ｃ、３ａ ’ ＋ ３ｂ
’ ＋ ３ｃ ’はボンディングワイヤ、 １０は絶縁基板、 １０ａはグランド領域、１０ｂ
、 １０ｂ’はリード端子、 １０ｃ、 １０ｃ ’は先端部、 をそれぞれ表わす。 （Ａ） （Ｂ） オＪ斧明（＝なう４Ｐ場イ本装置」ミチ音戸の一ヂクリ
を示す国事 図 （α− ） （ｄ ２ン （ｂ−１） （１−２） 他へわ己伊１を示す図 第 凹
Claims (1)
- 【特許請求の範囲】 半導体素子表面の周辺に沿う複数の電極端子と、該半
導体素子の外周に沿って上記電極端子に対応して位置す
る複数のリード端子の先端部との間を、ワイヤボンディ
ング接続してなる半導体装置であって、 半導体素子（２）の同電位となる複数の電極端子（２ａ
′、２ａ″）に繋がる複数のボンディングワイヤ（３′
、３″）が、リード端子（１０ｂ′）の先端部（１０ｃ
′）に垂直方向に積み重ねた状態でボンディング接続さ
れていることを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003975A JPH03209733A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003975A JPH03209733A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209733A true JPH03209733A (ja) | 1991-09-12 |
Family
ID=11572062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003975A Pending JPH03209733A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209733A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033347A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
| JP2003051514A (ja) * | 2001-08-06 | 2003-02-21 | Rohm Co Ltd | 金属細線を用いた接続方法およびこれを用いた半導体装置 |
| JP2008047679A (ja) * | 2006-08-15 | 2008-02-28 | Yamaha Corp | 半導体装置及びワイヤーボンディング方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143436A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | ボンデイング方法 |
| JPS63114138A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | ワイヤ積層ボンデイング方法 |
-
1990
- 1990-01-11 JP JP2003975A patent/JPH03209733A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143436A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | ボンデイング方法 |
| JPS63114138A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | ワイヤ積層ボンデイング方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033347A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
| JP2003051514A (ja) * | 2001-08-06 | 2003-02-21 | Rohm Co Ltd | 金属細線を用いた接続方法およびこれを用いた半導体装置 |
| JP2008047679A (ja) * | 2006-08-15 | 2008-02-28 | Yamaha Corp | 半導体装置及びワイヤーボンディング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393800B2 (ja) | 半導体装置の製造方法 | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| JPS6054461A (ja) | 集積回路装置 | |
| JP3393893B2 (ja) | 母線を折り曲げたリードフレームとその製作法 | |
| JPS6011462B2 (ja) | 半導体装置 | |
| JP2001237346A (ja) | 半導体素子搭載基板、及び半導体装置の製造方法 | |
| JP2636776B2 (ja) | ワイヤーボンディング方法 | |
| JPS6143436A (ja) | ボンデイング方法 | |
| JPH06275736A (ja) | 半導体装置 | |
| JP2002134568A (ja) | 半導体モジュール | |
| JPH11312705A (ja) | 半導体装置用基板 | |
| JPH03252149A (ja) | 集積回路のボンディングのための電気的接続用 リード構造 | |
| JPH06267745A (ja) | 高周波半導体集積回路装置 | |
| JPS5840614Y2 (ja) | 半導体装置 | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JP3292014B2 (ja) | 弾性表面波フィルタ | |
| JPH01261837A (ja) | 半導体集積回路 | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JP2000208692A (ja) | リ―ドフレ―ム及び半導体装置 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JP2002313934A (ja) | 半導体装置 | |
| JPH0540542Y2 (ja) | ||
| JPH0982871A (ja) | リードフレーム | |
| JPS625648A (ja) | 集積回路用パツケ−ジ | |
| JPH0362564A (ja) | 半導体装置 |