JPH0321054Y2 - - Google Patents
Info
- Publication number
- JPH0321054Y2 JPH0321054Y2 JP19960082U JP19960082U JPH0321054Y2 JP H0321054 Y2 JPH0321054 Y2 JP H0321054Y2 JP 19960082 U JP19960082 U JP 19960082U JP 19960082 U JP19960082 U JP 19960082U JP H0321054 Y2 JPH0321054 Y2 JP H0321054Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos inverter
- power supply
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はＣ−MOSインバータを使用した交流
増幅器に関する。
増幅器に関する。
一般にＣ−MOSインバータなどの能動素子と
抵抗、コンデンサなどのインピーダンス素子とを
組み合わせて構成する交流増幅器は信号処理の目
的に応じて種々の電気装置に使用されている。こ
の交流増幅器の従来の回路構成の一例を第１図に
示す。第１図において、１は交流電源を全波整流
して平滑する直流電源回路であり、この直流電源
回路１の出力は抵抗R3を介してコンデンサC2と
ツエナーダイオードZDの並列回路で定電圧化され
てＣ−MOSインバータ２に供給される。３は入
力信号源であり、この入力信号源３の入力信号
VSは直流分カツト用コンデンサC1および抵抗R1
を介してＣ−MOSインバータ２の入力端に供給
される。入力信号源３の他端は直流電源回路１の
負極側に接続されている。Ｃ−MOSインバータ
２の入−出力端間には帰還抵抗R2が接続されて
いる。
抵抗、コンデンサなどのインピーダンス素子とを
組み合わせて構成する交流増幅器は信号処理の目
的に応じて種々の電気装置に使用されている。こ
の交流増幅器の従来の回路構成の一例を第１図に
示す。第１図において、１は交流電源を全波整流
して平滑する直流電源回路であり、この直流電源
回路１の出力は抵抗R3を介してコンデンサC2と
ツエナーダイオードZDの並列回路で定電圧化され
てＣ−MOSインバータ２に供給される。３は入
力信号源であり、この入力信号源３の入力信号
VSは直流分カツト用コンデンサC1および抵抗R1
を介してＣ−MOSインバータ２の入力端に供給
される。入力信号源３の他端は直流電源回路１の
負極側に接続されている。Ｃ−MOSインバータ
２の入−出力端間には帰還抵抗R2が接続されて
いる。
上記のように構成された回路において前記コン
デンサC1のインピーダンスは抵抗R1のインピー
ダンスに比べて充分に小さく、零とする。またツ
エナーダイオードZDの両端電圧は等価的に直流分
電圧VDCにリツプル分電圧VRが重畳したものにな
り、この為Ｃ−MOSインバータ２に供給される
電圧VDDはVDD＝VDC＋VR（VDCは直流分、VRは交
流分）として表わされる。Ｃ−MOSインバータ
２のスレツシヨールド電圧近辺における帰還抵抗
R2を無限大とした場合のオープンループゲイン
Ｇ（△V0／△V2）はR2／R1に比べて充分に大き
い値とする。但しV0はＣ−MOSインバータ２の
出力電圧、V2は抵抗R1とR2の共通接続点４の電
圧、すなわちＣ−MOSインバータ２の入力電圧
である。この場合オープンループゲインＧが充分
に大きいとするとＣ−MOSインバータ２のスレ
ツシヨールド電圧は入力電圧V2に等しいと考え
る事ができる。Ｃ−MOSインバータ２の入力電
圧V2は電源電圧VDDの変化に対して次の式で表わ
される。
デンサC1のインピーダンスは抵抗R1のインピー
ダンスに比べて充分に小さく、零とする。またツ
エナーダイオードZDの両端電圧は等価的に直流分
電圧VDCにリツプル分電圧VRが重畳したものにな
り、この為Ｃ−MOSインバータ２に供給される
電圧VDDはVDD＝VDC＋VR（VDCは直流分、VRは交
流分）として表わされる。Ｃ−MOSインバータ
２のスレツシヨールド電圧近辺における帰還抵抗
R2を無限大とした場合のオープンループゲイン
Ｇ（△V0／△V2）はR2／R1に比べて充分に大き
い値とする。但しV0はＣ−MOSインバータ２の
出力電圧、V2は抵抗R1とR2の共通接続点４の電
圧、すなわちＣ−MOSインバータ２の入力電圧
である。この場合オープンループゲインＧが充分
に大きいとするとＣ−MOSインバータ２のスレ
ツシヨールド電圧は入力電圧V2に等しいと考え
る事ができる。Ｃ−MOSインバータ２の入力電
圧V2は電源電圧VDDの変化に対して次の式で表わ
される。
V2＝Ｋ・VDD＝Ｋ（VDC＋VR） …(1)
（但しＫは定数であり、一般的に0.3〜0.7の範
囲内で一定である。） また回路の方程式は V1−V2／R1＝V2−V0／R2…(2)で表わされる。ここで V1はコンデンサC1と抵抗R1の間の電圧であり、
V1＝Vs−Ｋ・VR＋V2…(3)となる。この(3)式を前
記(2)式に代入すると、Vs−Ｋ・VR／R1＝ Ｋ（VDC＋VR）−V0／R2…(2)′となり、これにより出力 電圧V0は V0＝−R2／R1Vs＋KVDC ＋（１＋R2／R1）・Ｋ・VR …(4) となる。すなわち(4)式から明らかなように出力電
圧V0に交流分電圧VRが増幅されて現われてしま
う。こうした電源電圧のリツプル成分の出力側へ
の発生は第１図の交流増幅器に限らず、アクテイ
ブフイルタ等の各種増幅器に起り得る。このよう
に出力電圧V0にリツプル成分が現われるような
交流増幅器を電圧検出回路などの信号レベルを問
題とする回路に使用した場合は、出力信号が歪ん
だり、利得が変動したりする問題が生じる。
囲内で一定である。） また回路の方程式は V1−V2／R1＝V2−V0／R2…(2)で表わされる。ここで V1はコンデンサC1と抵抗R1の間の電圧であり、
V1＝Vs−Ｋ・VR＋V2…(3)となる。この(3)式を前
記(2)式に代入すると、Vs−Ｋ・VR／R1＝ Ｋ（VDC＋VR）−V0／R2…(2)′となり、これにより出力 電圧V0は V0＝−R2／R1Vs＋KVDC ＋（１＋R2／R1）・Ｋ・VR …(4) となる。すなわち(4)式から明らかなように出力電
圧V0に交流分電圧VRが増幅されて現われてしま
う。こうした電源電圧のリツプル成分の出力側へ
の発生は第１図の交流増幅器に限らず、アクテイ
ブフイルタ等の各種増幅器に起り得る。このよう
に出力電圧V0にリツプル成分が現われるような
交流増幅器を電圧検出回路などの信号レベルを問
題とする回路に使用した場合は、出力信号が歪ん
だり、利得が変動したりする問題が生じる。
本考案は上記の点に鑑みなされたもので、交流
増幅器の入力側に電源リツプルによる電圧変化分
を補償する回路を設けることにより、電源側の電
圧変化が交流出力に現われないようにした交流増
幅器を提供することを目的としている。
増幅器の入力側に電源リツプルによる電圧変化分
を補償する回路を設けることにより、電源側の電
圧変化が交流出力に現われないようにした交流増
幅器を提供することを目的としている。
以下、図面を参照しながら本考案の一実施例を
説明する。第２図は本考案をＣ−MOSインバー
タを使用した増幅器に適用した回路図である。第
２図において、第１図と異なる部分はＣ−MOS
インバータ２の入力側の共通接続点４に抵抗R4
と直流分カツト用コンデンサC3との直列回路を
設け、この直列回路の他端は直流電源回路１の正
極側VDDに接続した点にある。前記コンデンサC3
のインピーダンスは抵抗R4のインピーダンスに
比べて充分に小さく、零とする。他の部分につい
ては第１図と同一であるので、その説明は省略す
る。いま回路の方程式はV1−V2／R1＋V3−V2／R4＝ V2−V0／R2…(5)で表わされる。但しV3はコンデン サC3と抵抗R4の間の電圧であり、V3＝（１−
Ｋ）・VR＋V2…(6)で表わされる。この(6)式および
前記(1)，(3)式を(5)式に代入すると、 Vs−KVR／R1＋（１−Ｋ）・VR／R4 ＝Ｋ（VDC＋VR）−V0／R2 …(5)′ となる。これにより出力電圧V0は V0＝−R2／R1Vs＋KVDC ＋｛（R2／R1＋R2／R4＋１）Ｋ−R2／R4｝VR …(7) なる式で求められる。この(7)式においてリツプル
分電圧VRを除去するには、 （R2／R1＋R2／R4＋１）Ｋ−R2／R4＝０…(8)とすれ
ば良 い。よつて(8)式から抵抗R4は、 R4＝R1・R2／R1＋R2・１−Ｋ／Ｋ…(9)となる。上記(
9)式 のように抵抗R4の値を決めておけば出力電圧V0
は、 V0＝−R2／R1Vs＋KVDC…(10)となり、前記Ｃ− MOSインバータ２の出力にはリツプル成分が全
く含まれなくなる。
説明する。第２図は本考案をＣ−MOSインバー
タを使用した増幅器に適用した回路図である。第
２図において、第１図と異なる部分はＣ−MOS
インバータ２の入力側の共通接続点４に抵抗R4
と直流分カツト用コンデンサC3との直列回路を
設け、この直列回路の他端は直流電源回路１の正
極側VDDに接続した点にある。前記コンデンサC3
のインピーダンスは抵抗R4のインピーダンスに
比べて充分に小さく、零とする。他の部分につい
ては第１図と同一であるので、その説明は省略す
る。いま回路の方程式はV1−V2／R1＋V3−V2／R4＝ V2−V0／R2…(5)で表わされる。但しV3はコンデン サC3と抵抗R4の間の電圧であり、V3＝（１−
Ｋ）・VR＋V2…(6)で表わされる。この(6)式および
前記(1)，(3)式を(5)式に代入すると、 Vs−KVR／R1＋（１−Ｋ）・VR／R4 ＝Ｋ（VDC＋VR）−V0／R2 …(5)′ となる。これにより出力電圧V0は V0＝−R2／R1Vs＋KVDC ＋｛（R2／R1＋R2／R4＋１）Ｋ−R2／R4｝VR …(7) なる式で求められる。この(7)式においてリツプル
分電圧VRを除去するには、 （R2／R1＋R2／R4＋１）Ｋ−R2／R4＝０…(8)とすれ
ば良 い。よつて(8)式から抵抗R4は、 R4＝R1・R2／R1＋R2・１−Ｋ／Ｋ…(9)となる。上記(
9)式 のように抵抗R4の値を決めておけば出力電圧V0
は、 V0＝−R2／R1Vs＋KVDC…(10)となり、前記Ｃ− MOSインバータ２の出力にはリツプル成分が全
く含まれなくなる。
また前記(7)式において帰還抵抗R2の値は１よ
りも非常に大きな値に設定した場合は(7)式の１は
省略できるので出力電圧V0′は、 V0′＝−R2／R1Vs＋Ｋ・VDC ＋｛（R2／R1＋R2／R4）Ｋ−R2／R4｝VR …(7)′ なる式で求められる。この(7)′式においてリツプ
ル分電圧VRを除去するには、 （R2／R1＋R2／R4） Ｋ−R2／R4＝０…(8)′とすれば良い。
りも非常に大きな値に設定した場合は(7)式の１は
省略できるので出力電圧V0′は、 V0′＝−R2／R1Vs＋Ｋ・VDC ＋｛（R2／R1＋R2／R4）Ｋ−R2／R4｝VR …(7)′ なる式で求められる。この(7)′式においてリツプ
ル分電圧VRを除去するには、 （R2／R1＋R2／R4） Ｋ−R2／R4＝０…(8)′とすれば良い。
よつて(8)′式から抵抗R4は
R4＝R1・１−Ｋ／Ｋ…(9)′ 上記(9)′式のように抵
抗R4の値を決めておけば出力電圧V0′は、
V0′＝−R2／R1Vs＋Ｋ・VDC＋KVR…(10)′となる。
すなわち前記Ｃ−MOSインバータ２の出力には
リツプル分が含まれるものの信号の増幅率に関係
なく一定となる。
リツプル分が含まれるものの信号の増幅率に関係
なく一定となる。
尚、上記実施例においてはＣ−MOSインバー
タを使用した増幅器の場合を示したが、これに限
らずアクテイブフイルタなどの交流増幅器に適用
しても同等の作用効果が得られる。
タを使用した増幅器の場合を示したが、これに限
らずアクテイブフイルタなどの交流増幅器に適用
しても同等の作用効果が得られる。
以上のように本考案によれば交流増幅器の入力
側に電源リツプルによる電圧変化分を補償する回
路を設けたので、直流電源に含まれるリツプル分
電圧が増幅出力に現われるのを防止することがで
きるとともに直流電源の小型化・コストダウンを
図ることができる。
側に電源リツプルによる電圧変化分を補償する回
路を設けたので、直流電源に含まれるリツプル分
電圧が増幅出力に現われるのを防止することがで
きるとともに直流電源の小型化・コストダウンを
図ることができる。
第１図は従来の交流増幅器の構成の一例を示す
回路図、第２図は本考案の一実施例を示す回路図
である。 １……直流電源回路、２……Ｃ−MOSインバ
ータ、３……入力信号源、C1，C2，C3……コン
デンサ、R1，R2，R3，R4……抵抗、ZD……ツエ
ナーダイオード。
回路図、第２図は本考案の一実施例を示す回路図
である。 １……直流電源回路、２……Ｃ−MOSインバ
ータ、３……入力信号源、C1，C2，C3……コン
デンサ、R1，R2，R3，R4……抵抗、ZD……ツエ
ナーダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 Ｃ−MOSインバータの電源を直流電源より供
給し且つ入力信号を第１抵抗を介して印加すると
ともに前記Ｃ−MOSインバータの入出力端子間
に第２抵抗を接続して成る交流増幅器において、
前記Ｃ−MOSインバータの入力端子と前記直流
電源間に設ける抵抗要素（R4）はR4＝
R1・R2／R1＋R2・１−Ｋ／ＫあるいはR4＝R1・１−Ｋ／
Ｋ （但しR1，R2は前記第１、第２抵抗の抵抗値、Ｋ
は前記Ｃ−MOSインバータのスレツシヨールド
電圧を前記直流電源の出力電圧で除算して求めら
れる定数）なる抵抗値にしたことを特徴とする交
流増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19960082U JPS5999519U (ja) | 1982-12-22 | 1982-12-22 | 交流増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19960082U JPS5999519U (ja) | 1982-12-22 | 1982-12-22 | 交流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999519U JPS5999519U (ja) | 1984-07-05 |
| JPH0321054Y2 true JPH0321054Y2 (ja) | 1991-05-08 |
Family
ID=30425125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19960082U Granted JPS5999519U (ja) | 1982-12-22 | 1982-12-22 | 交流増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999519U (ja) |
-
1982
- 1982-12-22 JP JP19960082U patent/JPS5999519U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999519U (ja) | 1984-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58162115A (ja) | 自動利得制御増幅回路および補聴器 | |
| JPS6133708Y2 (ja) | ||
| JPH0321054Y2 (ja) | ||
| US4523109A (en) | Differential amplifier filter circuit having equal RC products in the feedback and output loops | |
| JPH0266613A (ja) | 定電流回路 | |
| US4769615A (en) | Power supply and signal amplifier and method of operation | |
| JPS5815305A (ja) | 発振回路 | |
| JPH0140283Y2 (ja) | ||
| JPS6316285Y2 (ja) | ||
| JPH0441611Y2 (ja) | ||
| JPS5912610A (ja) | Ｏｃｌアダプタ回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH0336093Y2 (ja) | ||
| JPS635433Y2 (ja) | ||
| JP2988155B2 (ja) | 定電圧電源回路 | |
| JPS5821211Y2 (ja) | リニアｉｃの耐ノイズ回路 | |
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPH01209350A (ja) | 湿度検出回路 | |
| JPS5914820Y2 (ja) | 電源回路 | |
| JPH0145228Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH0666602B2 (ja) | オフセツト補正回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0339941Y2 (ja) | ||
| JPS6122484B2 (ja) |