JPH0336093Y2 - - Google Patents

Info

Publication number
JPH0336093Y2
JPH0336093Y2 JP13140682U JP13140682U JPH0336093Y2 JP H0336093 Y2 JPH0336093 Y2 JP H0336093Y2 JP 13140682 U JP13140682 U JP 13140682U JP 13140682 U JP13140682 U JP 13140682U JP H0336093 Y2 JPH0336093 Y2 JP H0336093Y2
Authority
JP
Japan
Prior art keywords
capacitor
operational amplifier
output
circuit
average value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13140682U
Other languages
Japanese (ja)
Other versions
JPS5937891U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13140682U priority Critical patent/JPS5937891U/en
Publication of JPS5937891U publication Critical patent/JPS5937891U/en
Application granted granted Critical
Publication of JPH0336093Y2 publication Critical patent/JPH0336093Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Rectifiers (AREA)

Description

【考案の詳細な説明】 本考案は平均値整流装置に関し、入力インピー
ダンスが高く、かつ最大出力を取り出すことので
きる平均値整流装置を提供することを目的とす
る。
[Detailed Description of the Invention] The present invention relates to an average value rectifying device, and an object of the present invention is to provide an average value rectifying device that has high input impedance and can extract maximum output.

一般に、平均値整流装置は第1図に示す如く直
流成分をカツトする為に入力回路にキヤパシタ
C1を接続し、信号を増幅する場合にはそのキヤ
パシタの出力側に増幅器Aを接続するようにして
いる。この場合、増幅器Aの動作中心電位を規定
する為には抵抗Rを接続するが、この抵抗により
増幅器Aの入力インピーダンスが低下してしまう
欠点がある。
Generally, an average value rectifier uses a capacitor in the input circuit to cut the DC component, as shown in Figure 1.
C1 is connected, and when amplifying the signal, an amplifier A is connected to the output side of the capacitor. In this case, a resistor R is connected to define the operating center potential of the amplifier A, but this resistor has the disadvantage that the input impedance of the amplifier A is lowered.

本考案はこのような点にかんがみてなされたも
ので、入力インピーダンスが高く、かつ電源電圧
の有効利用を計ることにより最大無歪出力を取り
出すことのできる平均値整流装置を実現したもの
である。
The present invention was devised in view of these points, and has realized an average value rectifier that has a high input impedance and can extract maximum distortion-free output by making effective use of the power supply voltage.

第2図は本考案装置の一実施例の回路図であ
る。第1図において、BSはブートストラツプ回
路、FLは平均値整流回路である。ブートストラ
ツプ回路BSにおいて、OP−1は演算増幅器で、
その(−)入力端子と出力端子間が接続されてボ
ルテージフオロワが構成されると共に、信号入力
端子INとOP−1の(+)との間にキヤパシタC1
が接続されている。また、このOP−1の(+)
入力端子に抵抗R1の一端が接続され、抵抗R1
他端はブートストラツプ用キヤパシタC2を介し
てOP−1の出力端子に接属されている。V+
V-はそれぞれ正、負の電圧源、R2,R3は抵抗素
子で、両抵抗は直列に接続され、その接続点にキ
ヤパシタC2と抵抗R1の接続点aが接続されてい
る。
FIG. 2 is a circuit diagram of an embodiment of the device of the present invention. In FIG. 1, BS is a bootstrap circuit and FL is an average value rectifier circuit. In the bootstrap circuit BS, OP-1 is an operational amplifier,
Its (-) input terminal and output terminal are connected to form a voltage follower, and a capacitor C 1 is connected between the signal input terminal IN and the (+) of OP-1.
is connected. Also, (+) of this OP-1
One end of a resistor R1 is connected to the input terminal, and the other end of the resistor R1 is connected to the output terminal of OP-1 via a bootstrap capacitor C2 . V + and
V - is a positive and negative voltage source, respectively, R 2 and R 3 are resistive elements, both resistors are connected in series, and the connecting point a of the capacitor C 2 and the resistor R 1 is connected to the connecting point.

平均値整流回路FLにおいて、OP−2は演算増
幅器、D1,D2はダイオード、R4,R5は抵抗素
子、C3,C4はキヤパシタ、OUTは出力端子であ
る。前記ブートストラツプ回路BSを構成する演
算増幅器OP−1の出力端子はキヤパシタC3と抵
抗R4の直列回路を介してOP2の(−)入力端子に
接続されている。OP2の(−)入力端と出力端子
との間にはダイオードD1が接続され、OP2の出力
端はダイオードD2を介して出力端子OUTに接続
されている。又、OP−2の(−)とダイオード
D2の出力端間にはキヤパシタC4と帰還抵抗R5
並列回路が接続されている。
In the average rectifier circuit FL, OP-2 is an operational amplifier, D 1 and D 2 are diodes, R 4 and R 5 are resistive elements, C 3 and C 4 are capacitors, and OUT is an output terminal. The output terminal of the operational amplifier OP-1 constituting the bootstrap circuit BS is connected to the (-) input terminal of OP2 through a series circuit of a capacitor C3 and a resistor R4 . A diode D 1 is connected between the (−) input terminal and the output terminal of OP 2 , and the output terminal of OP 2 is connected to the output terminal OUT via the diode D 2 . Also, the (-) of OP-2 and the diode
A parallel circuit of a capacitor C4 and a feedback resistor R5 is connected between the output terminals of D2 .

このような本考案装置に係る平均値整流装置の
動作を説明すると次の如くなる。入力端子INよ
り印加される入力信号VioはキヤパシタC1によつ
てその直流成分がカツトされ、ブートストラツプ
回路BSを構成する演算増幅器OP−1に加えられ
る。この場合、OP1の電源電圧として抵抗R2
R3を介して正、負の電圧V+,V-が加えられてい
るので、OP−1の動作中心電圧はR2とR3により
定まり、V+,V-の絶対値が等しくR2=R3のとき
はOP−1は正、負電圧の中心で動作する。この
ように演算増幅器OP1の電源電圧が定められてい
るブートストラツプ回路BSは、公知のようにキ
ヤパシタC2によつてブートストラツプがかけら
れ、入力インピーダンスが高いものとなつてい
る。ブートストラツプ回路BSの出力は平均値整
流回路FLを構成する演算増幅器OP−2に加えら
れる。この平均値整流回路は公知のもので、ダイ
オードD1,D2によりブートストラツプBSを通過
する入力信号Vin′が半波整流され、帰還抵抗R5
に並列にキヤパシタC4が挿入接続されているこ
とにより、OP−2の出力電圧V0は入力信号
Vin′の平均値整流されたものとなる。この平均値
整流出力電圧V0は出力端子OUTより取り出され
る。
The operation of the average value rectifier according to the present invention will be explained as follows. The input signal Vio applied from the input terminal IN has its DC component removed by the capacitor C1 , and is applied to the operational amplifier OP-1 constituting the bootstrap circuit BS. In this case, as the power supply voltage of OP 1 , resistor R 2 ,
Since positive and negative voltages V + and V - are applied via R 3 , the operating center voltage of OP-1 is determined by R 2 and R 3 , and the absolute values of V + and V - are equal to R 2 When = R 3 , OP-1 operates at the center of positive and negative voltages. The bootstrap circuit BS in which the power supply voltage of the operational amplifier OP1 is determined in this way is bootstrapped by the capacitor C2 as is well known, and has a high input impedance. The output of the bootstrap circuit BS is applied to an operational amplifier OP-2 constituting an average value rectifier circuit FL. This average value rectifier circuit is a known one, in which the input signal Vin′ passing through the bootstrap BS is half-wave rectified by diodes D 1 and D 2 , and the feedback resistor R 5
By inserting and connecting the capacitor C4 in parallel with the input signal, the output voltage V0 of OP-2 is
The average value of Vin' is rectified. This average value rectified output voltage V 0 is taken out from the output terminal OUT.

このような本考案に係る平均値整流装置におい
ては、ブートストラツプ回路BSにより入力信号
Vinがブートストラツプがかかつているので高入
力インピーダンスとなつており、しかも演算増幅
器OP−1の動作中心電圧が抵抗R2とR3の比によ
り電源電圧の中心に出来るので、より大きな入力
電圧まで歪むことなく機能するものとなる。この
ように動作する演算増幅器OP−1の出力が平均
値整流機能を有する演算増幅器OP−2に加えら
れる。したがつて、本考案の装置においては入力
インピーダンスが高く、かつ電源電圧の有効利用
に伴う最大出力を増大させることのできる平均値
整流装置を得ることができる。このように、本考
案の装置においては演算増幅器OP−2の出力ス
イングが小さくなるので、そのぶん電源電圧V±
が低くても動作する特徴がある。
In the average value rectifier according to the present invention, the input signal is input by the bootstrap circuit BS.
Since Vin is bootstrapped, it has a high input impedance, and since the operating center voltage of operational amplifier OP-1 can be centered on the power supply voltage due to the ratio of resistors R 2 and R 3 , it can be used up to a larger input voltage. It will function without distortion. The output of operational amplifier OP-1 operating in this manner is applied to operational amplifier OP-2 having an average value rectification function. Therefore, in the device of the present invention, it is possible to obtain an average value rectifier that has a high input impedance and can increase the maximum output due to effective use of the power supply voltage. In this way, in the device of the present invention, the output swing of the operational amplifier OP-2 is reduced, so the power supply voltage V ±
It has the characteristic of operating even when the temperature is low.

第3図は本考案に係る他の実施例の構成図であ
る。第3図においては平均値整流装置を構成する
演算増幅器OP−2の出力を抵抗R3とR2の直列回
路を介してコモンCOMに接続すると共に、抵抗
R2とR3の接続点をブートストラツプ回路BSの抵
抗R1とキヤパシタC2の接続点aに接続するよう
にしたものである。コモンCOMに対して、出力
電圧V0を正方向にレベルシフトしたい場合があ
るが、そのような場合第3図の如く接続すると
Vin∝V0の増加に合せて演算増幅器OP−1のレ
ベルシフトが行われる。この第3図の回路におい
ては、Vin0ではレベルシフトがなく、キヤパ
シタC3のリーク電流iが無くなるので、Vinが零
に近いところで精度が改善される利点がある。
FIG. 3 is a block diagram of another embodiment of the present invention. In Figure 3, the output of operational amplifier OP-2, which constitutes the average value rectifier, is connected to the common COM through a series circuit of resistors R 3 and R 2 , and
The connection point between R 2 and R 3 is connected to the connection point a between the resistor R 1 and the capacitor C 2 of the bootstrap circuit BS. There are cases where you want to level shift the output voltage V 0 in the positive direction with respect to the common COM, but in such a case, if you connect it as shown in Figure 3.
The level of the operational amplifier OP-1 is shifted in accordance with the increase in Vin∝V 0 . In the circuit of FIG. 3, there is no level shift at Vin0, and the leakage current i of the capacitor C3 disappears, so there is an advantage that accuracy is improved when Vin is close to zero.

なお、第2図、第3図において、ダイオード
D1,D2の接続方向を逆にすれば、出力電圧V0
負の極性となる。
In addition, in Figures 2 and 3, the diode
If the connection direction of D 1 and D 2 is reversed, the output voltage V 0 will have negative polarity.

以上の如く、本考案によれば入力インピーダン
スが高く、かつ最大出力を取り出すことのできる
平均値整流装置を簡単な構成によつて得ることが
できる。
As described above, according to the present invention, an average value rectifier having a high input impedance and capable of extracting maximum output can be obtained with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の装置の回路図、第2図および第
3図はそれぞれ本考案装置の実施例の回路図であ
る。 BS……ブートストラツプ回路、C2……ブート
ストラツプ用キヤパシタ、FL……平均値整流回
路。
FIG. 1 is a circuit diagram of a conventional device, and FIGS. 2 and 3 are circuit diagrams of embodiments of the device of the present invention. BS...Bootstrap circuit, C2 ...bootstrap capacitor, FL...average rectifier circuit.

Claims (1)

【実用新案登録請求の範囲】 直流成分カツト用のキヤパシタを介して入力信
号が加えられる演算増幅器の出力端にその一端が
接続されたブートストラツプ用キヤパシタと、こ
のキヤパシタの他端がその接続点に接続されその
抵抗比により前記演算増幅器の動作中心電圧を設
定する一対の抵抗R2,R3を有するブートスト
ラツプ回路、および、 このブートストラツプ回路の出力が加えられる
演算増幅器の入、出力端子間と出力端子に夫々接
続されたダイオードD1,D2と、この演算増幅
器の入力端子と前記ダイオードD2の他端側との
間に接続された抵抗R5とキヤパシタC4とを有
する平均値整流回路、 を具備した平均値整流装置。
[Claim for Utility Model Registration] A bootstrap capacitor, one end of which is connected to the output end of an operational amplifier to which an input signal is applied via a capacitor for cutting DC components, and the other end of this capacitor being connected to the connection point. A bootstrap circuit having a pair of resistors R2 and R3 that are connected and set the operating center voltage of the operational amplifier according to their resistance ratio, and between the input and output terminals of the operational amplifier to which the output of this bootstrap circuit is applied, and the output terminal. an average value rectifier circuit comprising diodes D1 and D2 connected to the diodes D1 and D2, respectively, and a resistor R5 and a capacitor C4 connected between the input terminal of the operational amplifier and the other end of the diode D2; Rectifier.
JP13140682U 1982-08-31 1982-08-31 Average value rectifier Granted JPS5937891U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13140682U JPS5937891U (en) 1982-08-31 1982-08-31 Average value rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13140682U JPS5937891U (en) 1982-08-31 1982-08-31 Average value rectifier

Publications (2)

Publication Number Publication Date
JPS5937891U JPS5937891U (en) 1984-03-09
JPH0336093Y2 true JPH0336093Y2 (en) 1991-07-31

Family

ID=30297083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13140682U Granted JPS5937891U (en) 1982-08-31 1982-08-31 Average value rectifier

Country Status (1)

Country Link
JP (1) JPS5937891U (en)

Also Published As

Publication number Publication date
JPS5937891U (en) 1984-03-09

Similar Documents

Publication Publication Date Title
US4054843A (en) Amplifier with modulated power supply voltage
US4188586A (en) Demodulator circuit for chopper amplifier
JPS58162115A (en) Automatic gain control amplifying circuit and hearing aid
US3965435A (en) Circuit for demodulating an amplitude modulated signal
JPS585594B2 (en) rectifier circuit
US4613776A (en) Voltage to current conversion circuit
JPH0155762B2 (en)
JPS6338889B2 (en)
JPS6168517U (en)
JPH0321054Y2 (en)
JPH0435966Y2 (en)
JPS6041483B2 (en) Detection circuit
JPH0216112B2 (en)
JPS6345906A (en) Amplifier circuit
JPH0648984Y2 (en) Voltage limiter circuit
JPH0338708Y2 (en)
JPS5981121U (en) Signal amplitude adjustment circuit
JPH0117847Y2 (en)
JPH0339941Y2 (en)
JPH0518707Y2 (en)
JPS6193017U (en)
JPS61148903A (en) Detection circuit
JPH0352671U (en)
JPS59104218U (en) Constant voltage power supply circuit with current limit
JPH0453310U (en)