JPH03210817A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路装置に関し、特に、出力回路の
同時動作による影響を考慮して複数の互いに独立した接
地電位の電源配線が形成されている半導体集積回路装置
の静電耐圧を強化する静電保護回路装置に関する。

［従来の技術］ エミッタ結合型論理回路（ＥＣＬ回路）は高速動作が可
能なデジタル論理回路としてよく知られている。近年、
内部回路にＥＣＬを採用したＩＣの高集積化が著しく進
み、最大ゲート数が１万ゲートを越えるＬＳＩまで現れ
た。同時にＩＣの多機能化も進み、ＥＣＬレベルとＴＴ
Ｌレベルとが混在可能なインターフェイスを採用したも
のも多い。しかしながら、このようなＩＣの高集積化、
多機能化はマスクパターンの微細化により実現されるた
め、静電破壊に対する見地からは必ずしも好ましいもの
ではない、また、多機能化により、静電破壊発生のモー
ドは複雑化してきている。

第３図に従来の静電保護回路を有するＥＣＬ出力回路の
回路図を示す、同図に示されるように、ベースが入力端
子Ｉｎに接続されたトランジスタＱｌｌとベースが基準
電位の電源Ｖ　ｒｅｆに接続されたトランジスタＱ１２
とは、エミッタが共通接続され定電流源Ｉｃｓを介して
負電位電源ＶＥＥに接続され、コレクタが各々コレクタ
負荷抵抗Ｒ１１、Ｒ１２を介して第１の接地電位電源Ｇ
ＮＤに接続される。出力エミッタホロワトランジスタＱ
１３は、コレクタがＧＮＤとは独立した、第２の接地電
位電源ＧＮＤＡに接続され、ベースがコレクタ負荷抵抗
Ｒ１２と基準電位側のトランジスタＱ１２のコレクタと
の′接続点に接続され、エミッタが出力端子Ｏｕｔに接
続されている。出力端子Ｏｕｔは集積回路装置外におい
て抵抗を介して負電位電源（例えば−２Ｖ）に接続され
る。

以上説明したＥＣＬ出力回路の構成に対し、従来の静電
保護回路は、アノードが出力端子Ｏｕｔに接続され、カ
ソードがＧＮＤＡに接続されるダイオードで構成されて
いる。

ＩＣのゲート規模が未だ小さい時代には、接地電位電源
が単一の電源によって構成され、内部回路、出力回路に
共通して接地電位の電圧を供給していた。ところが、ゲ
ート規模の増大とともにＩＣの多ビン化も進み、複数の
出カニミッタホロワが同時に動作した場合には、大きな
電源ノイズが発生し、これによって内部論理回路の誤動
作が誘起されるようになってきたため、これを避けるべ
く、第３図に示すように、出カニミッタホロワ専用の接
地電位の電源を独立に用意することが一般化した。

［発明が解決しようとする課題］ 上述した従来の半導体集積回路装置では、出力回路の同
時動作による影響を低減するために複数の互いに独立し
た接地電位の電源が用意されているため、単独の接地電
位の電源の集積回路装置とは異なった静電破壊問題が発
生する。第３図に示した静電保護回路は出力端子Ｏｕｔ
のＧＮＤＡに対するサージには効果があるが、集積回路
装置の取り扱いの都合上第２の接地電位電源ＧＮＤＡの
端子がオーブン状態で第１の接地電位電源ＧＮＤに対し
サージが印加された場合には全く効果が無いという欠点
がある。この場合に出力端子からＧＮＤＡ、ＧＮＤの両
方に静電保護ダイオードを接続することは、静電保護ダ
イオードの寄生容量による負荷容量の増大を招くため高
速動作上好ましくない。

また、集積回路装置の取り扱い上ＧＮＤ端子、ＧＮＤＡ
端子間にサージが印加された場合には、これらの端子に
接続される接地配線間の絶縁膜が破壊される危険性もあ
った。

［課題を解決するための手段］ 本発明の半導体集積回路装置は、互いに独立した第１、
第２の接地配線を有するＥＣＬ型半導体集積回路装置で
あって、第２の接地配線にコレクタが接続されたＥＣＬ
出力回路を構成する出力エミッタホロワトランジスタと
、第１の接地配線に接続された、集積回路内の他の回路
と、アノードが出力エミッタホロワトランジスタのエミ
ッタに接続されカソードが第２の接地配線に接続された
第１のダイオードと、アノードが第２の接地配線に接続
され、カソードが第１の接地配線に接続された第２のダ
イオードを具備している。また、必要に応じ、て第２の
ダイオードには逆並列に第３のダイオードが接続される
。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示す、ＥＣＬ出力回路部
分の回路図である。ＥＣＬ出力回路自体の構成は、先に
説明した第３図のものと同一である、静電保護ダイオー
ドＤｌｌを有する従来のＥＣＬ出力回路に対し、本実施
例においては、第１の接地電位電源ＧＮＤと、これとは
独立した第２の接地電位電源ＧＮＤＡとの間に互いに逆
方向に接続された２個の静電保護ダイオードＤＩ、Ｄ２
が付加されている。

次に、本発明の静電保護回路の動作について説明する。

出力端子ＯｕｔはＩＣチップ上の出力パッドからボンデ
ィングワイヤ等を介して、パッケージの外部リード端子
に接続される。ＩＣの取り扱い上において出力端子等に
サージが印加された場合の動作を以下に示す。

■　出力端子に第２の接地電位電源ＧＮＤＡの電位より
高いサージが印加された場合： 静電保護ダイオードＤｌｌが動作し、出力端子の電位上
昇をダイオードの順方向動作電圧ＶＦ　（約Ｏ，ＳＶ）
にクランプし、出力エミッタホロワトランジスタＱ１３
のベース・エミッタ接合の破壊を防止する。

■　出力端子に第２の接地電位電源ＧＮＤＡの電位より
低いサージが印加された場合： 静電保護ダイオードＤ２が動作して、ＧＮＤＡ、ダイオ
ードＤ２、抵抗Ｒ１２、出力トランジスタＱ１３を介し
て電流が流れ、電源ＧＮＤＡ−出力端子Ｏｕｔ間をクラ
ンプする。

■　出力端子に第１の接地電位電源ＧＮＤの電位より高
いサージが印加された場合： 静電保護ダイオードＤＩ　１、Ｄ２が動作し、出力端子
の電位上昇をダイオードの順方向動作電圧ＶＦの２倍の
電圧（約１．６Ｖ）にクランプし、出力エミッタホロワ
トランジスタ０１３のベース・エミッタ接合の破壊を防
止する。

■　出力端子に第１の接地電位電源ＧＮＤの電位より低
いサージが印加された場合： 抵抗Ｒ１２、出力エミッタホロワトランジスタＱ１３を
介して、また、ダイオードＤ１、出力エミッタホロワト
ランジスタＱ１３を介して電流が流れ、電源ＧＮＤ−出
力端子Ｏｕｔ間をクランプする。

■　第１の接地電位電源ＧＮＤ−第２の接地電位電源Ｇ
ＮＤＡ間にサージが印加された場合：静電保護ダイオー
ドＤ１またはＤ２が動作して両電源間をクランプする。

以上説明したように、本発明によれば、出力回路の同時
動作による影響を低減するために互いに独立した複数の
接地電位の電源が設けられたＥＣＬ型半導体集積回路装
置において、各種サージに対し素子あるいは絶縁膜の静
電耐圧を向上させることができる。さらに、出力端子に
接続される静電保護ダイオードは従来通りＤｌｌのみで
あるため、この端子に別の静電保護ダイオードを接続し
た場合のように負荷容量が増大し、出力回路動作が遅く
なることはない。

次に、本発明の静電保護回路の配置位置について説明す
る。互いに逆方向に接続された２個のダイオードＤ１、
Ｄ２を第２の接地電位電源ＧＮＤＡ用配線が接続される
電極パッド近傍に配置し、この電極パッド近くの接地配
線に接続する。この構成により、複数の出力回路が同時
動作したことによるノイズがＧＮＤＡ電源に発生しても
、電極パッド近傍は集積回路外部より接地電位が印加さ
れていてノイズ量が小さいため、これらの静電保護ダイ
オード、ＧＮＤ電源を経由して内部回路に与えるノイズ
の影響を最小限にとどめることができる。

次に、第２図を参照して、本発明をＴＴＬレベル出力バ
ッファを有する集積回路装置に適用した場合について説
明する。

第２図には図示されていないが、この実施例の集積回路
装置内には第３図に図示されたＥＣＬ回路が備えられて
いるものとする。

第２図に示すように、ベースが入力端子Ｉｎに接続され
たトランジスタＱ２１と、ベースが基準電位の電源Ｖ　
ｒｅｆに接続されたトランジスタＱ２２は、エミッタ同
士が共通接続されて定電流源ＩＣ５を介して負電位電源
ＶＥＲに接続され、トランジスタＱ２１のコレクタはコ
レクタ負荷抵抗Ｒ２２を介して正電位電源ＶＣＣに接続
され、トランジスタＱ２２のコレクタは第１の接地電位
電源ＧＮＤに接続されている。抵抗Ｒ２３、トランジス
タＱ２３、ダイオードＤ２２、抵抗Ｒ２４は、正電位電
源■ＣＣと、第２の接地電位電源ＧＮＤＡとの間に位相
分割回路を構成し、トランジスタＱ２３のベースがコレ
クタ負荷抵抗Ｒ２２と入力側のトランジスタＱ２１のコ
レクタとの接続点に接続される。トランジスタＱ２４、
トランジスタＱ２５は、ダーリントン接続され、共通接
続されたコレクタが抵抗Ｒ２６を介して正電位電源■Ｃ
Ｃに接続され、トランジスタＱ２４のベースが抵抗Ｒ２
３とトランジスタＱ２３のコレクタとの接続点に接続さ
れ、トランジスタＱ２５のエミッタが出力端子○ｕｔに
接続されてオフバッファ回路を構成している。トランジ
スタＱ２６は、コレクタが出力端子Ｏｕｔに接続され、
ベースがトランジスタ０２３のエミッタとダイオードＤ
２２のアノードとの接続点に接続され、エミッタが第２
の接地電位電源ＧＮＤＡに接続されてオンバッファ回路
を構成している。また、静電保護回路は第１の接地電位
電源ＧＮＤと、第２の接地電位電源ＧＮＤＡとの間に逆
並列に接続されたダイオードＤ１、Ｄ２と、トランジス
タＱ２６に並列に接続されたダイオードＤ２１とにより
構成されている。

この実施例の回路においては、出力端子Ｏｕｔに電源Ｇ
ＮＤＡまたは電源ＧＮＤの電位より低い電位のサージが
加わった場合には、ダイオードＤ２１またはダイオード
Ｄ１とＤ２１を介して放電され、また、出力端子Ｏｕｔ
に、電源ＧＮＤＡまたは電源ＧＮＤの電位より高い電位
のサージが加わった場合には、トランジスタＱ２６また
はトランジスタＱ２６およびダイオードｐ２を介して放
電される。さらに、電源ＧＮＤと電源ＧＮＤＡ間にサー
ジが印加された場合にはダイオードＤ１またはＤ２を介
して放電される。

［発明の効果］ 以上説明したように、本発明は、出力回路の同時動作に
よる影響を低減するために互いに独立した複数の接地電
位の配線が設けられたＥＣＬ型半導体集積回路装置にお
いて、接地電位の両電源配線間に静電保護ダイオードを
接続したものであるので、本発明によれば、出力トラン
ジスタや接地配線に隣接する絶縁膜を静電破壊から保護
することができる。また、出力端子から複数の互いに独
立した接地電位の電源に各々静電保護ダイオードを接続
することなく静電耐圧を向上することができるので、静
電保護ダイオードの寄生容量による負荷容量の増大を防
止できる。さらに、本発明に従って、出力トランジスタ
に接続されているため過渡的に大電流が流れ大きな電位
変動を起こす側の接地配線が接続された電極パッドの近
傍に静電保護ダイオードを配置しその近くの接地配線に
接続することにより、複数の出力回路が同時動作した場
合にボンディングワイヤ、パッケージのリード等の寄生
抵抗成分や寄生インダクタンス成分によりノイズが発生
しても、これが静電保護ダイオードを経由して内部回路
に伝播するのを防止することができる。

【図面の簡単な説明】

第１図、第２図は、それぞれ本発明の実施例を示す回路
図、第３図は、従来例を示す回路図である。 Ｄｌ、Ｄ２、Ｄｌｌ、Ｄ２１・・・静電保護ダイオード
、　　　Ｄ２２・・・ダイオード、　　　ＧＮＤ・・・
第１の接地電位電源、　　ＧＮＤＡ・・・第２の接地電
位電源、　　Ｉｃｓ・・・定電流源、　　Ｉｎ・・・入
力端子、　　０ｕｔ−＝出力端子、　　Ｑｌｌ、Ｑ１２
、Ｑ２１〜Ｑ２４・・・トランジスタ、　　Ｑ１３・・
・出力エミッタホロワトランジスタ、　　Ｑ２５、Ｑ２
６・・・出力トランジスタ、　　Ｒ１１、Ｒ１２、Ｒ２
２・・・コレクタ負荷抵抗、　　Ｒ２３〜Ｒ２６・・・
抵抗、　　■ＣＣ・・・正電位電源、　　ＶＥＲ・・・
負電位電源、　　Ｖ　ｒｅｆ・・・基準電位電源。

Claims (4)

【特許請求の範囲】
1. （１）第１の接地配線と、第１の接地配線とは独立した
   第２の接地配線と、第１の接地配線に接続された論理回
   路と、第２の接地配線にコレクタが接続された出力エミ
   ッタホロワトランジスタと、アノードが前記出力エミッ
   タホロワトランジスタのエミッタに接続され、カソード
   が前記第２の接地配線に接続された第１のダイオードと
   、前記第１の接地配線にカソードが接続され前記第２の
   接地配線にアノードが接続された第２のダイオードとを
   具備する半導体集積回路装置。
2. （２）請求項１記載の半導体集積回路装置に、アノード
   が第１の接地配線に接続されカソードが第２の接地配線
   に接続された第３のダイオードが付加されている半導体
   集積回路装置。
3. （３）正電位電源配線と前記第２の接地配線との間に出
   力レベルがＴＴＬレベルである出力回路が付加されてい
   る請求項１または２記載の半導体集積回路装置。
4. （４）前記第２のダイオードまたは前記第３のダイオー
   ドが前記第２の接地配線が接続されている電極パッド近
   傍に配置されている半導体集積回路装置。