JPH03211629A - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JPH03211629A JPH03211629A JP735090A JP735090A JPH03211629A JP H03211629 A JPH03211629 A JP H03211629A JP 735090 A JP735090 A JP 735090A JP 735090 A JP735090 A JP 735090A JP H03211629 A JPH03211629 A JP H03211629A
- Authority
- JP
- Japan
- Prior art keywords
- area
- main storage
- processing unit
- asynchronous
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［要〕
各仮想計算機に対応するＶＭｆ１ｍ域を移動する処理を
行なう仮想計算機システムに関し、移動後のＶＭ領領域
データの整合性を保証でき、主記憶装置を有効に利用す
る仮想計算機システムを提供することを目的とし、 中央処理装置と、該中央処理装置と非同期に動作する非
同期処理装置と、主記憶装置とを有し、法主記憶装置の
アドレスが連続する領域を各仮想計算機に振分けて該各
仮想計算機のＶＭ領領域して動作し、任意のＶＭ領領域
該主記憶装置上で移動させるとき、該中央処理装置の移
動するＶＭ領領域使用を停止させる仮想計算機システム
において、少なくとも該移動するＶＭｌ域をアクセスす
る該ｌＦ−同期同期処置装置クセスの切目で停止させる
停止手段と、該非同期処理装置の行なう処理の停止状態
を保持する保持手段と、該Ｖｔｖｌ領域の移動終了後、
該保持手段で保持した停止状態から該非同期ｔ８理装ぼ
のも埋を再開させる再開手段とを有し構成する。
行なう仮想計算機システムに関し、移動後のＶＭ領領域
データの整合性を保証でき、主記憶装置を有効に利用す
る仮想計算機システムを提供することを目的とし、 中央処理装置と、該中央処理装置と非同期に動作する非
同期処理装置と、主記憶装置とを有し、法主記憶装置の
アドレスが連続する領域を各仮想計算機に振分けて該各
仮想計算機のＶＭ領領域して動作し、任意のＶＭ領領域
該主記憶装置上で移動させるとき、該中央処理装置の移
動するＶＭ領領域使用を停止させる仮想計算機システム
において、少なくとも該移動するＶＭｌ域をアクセスす
る該ｌＦ−同期同期処置装置クセスの切目で停止させる
停止手段と、該非同期処理装置の行なう処理の停止状態
を保持する保持手段と、該Ｖｔｖｌ領域の移動終了後、
該保持手段で保持した停止状態から該非同期ｔ８理装ぼ
のも埋を再開させる再開手段とを有し構成する。
本発明は仮想計算機システムに関し、各仮想計算機に対
応するＶＭ領領域移動する処理を行なう仮想計算機シス
テムに関する。
応するＶＭ領領域移動する処理を行なう仮想計算機シス
テムに関する。
仮想計算機システムは第４図（Ａ）に示す如く、中央処
理装Ｈ（ＣＰｔＪ）１０．１１及びこのＣＰＵと非同期
動作を行なうチャネル等の非同期処理装置１２が主記憶
装置（ＭＳ）１３に接続されて構成されている。主記憶
装置１２は同図（Ｂ）に示す如く、仮想計ＩＩＩ（ＶＭ
）管理用のＶＭモニタ１４ｏ、各仮想計算機が使用する
ＶＭ領域１４１〜１４１に振分けられている。各ＶＭ領
領域アドレスが連続しており、Ｓ１〜Ｓη、Ｅ＋〜Ｅｎ
夫々は各ＶＭｉ領域１４１〜１４ηの先頭アドレスと終
端アドレスとを表わしている。
理装Ｈ（ＣＰｔＪ）１０．１１及びこのＣＰＵと非同期
動作を行なうチャネル等の非同期処理装置１２が主記憶
装置（ＭＳ）１３に接続されて構成されている。主記憶
装置１２は同図（Ｂ）に示す如く、仮想計ＩＩＩ（ＶＭ
）管理用のＶＭモニタ１４ｏ、各仮想計算機が使用する
ＶＭ領域１４１〜１４１に振分けられている。各ＶＭ領
領域アドレスが連続しており、Ｓ１〜Ｓη、Ｅ＋〜Ｅｎ
夫々は各ＶＭｉ領域１４１〜１４ηの先頭アドレスと終
端アドレスとを表わしている。
〔発明が解決しようとする課題）
任意の仮想計算機を＾連化しようとする場合等ではその
仮想計算機のＶＭｌｉ域をＶＭモニタ１４゜によって拡
大する必要がある。
仮想計算機のＶＭｌｉ域をＶＭモニタ１４゜によって拡
大する必要がある。
例えばＶＭ領域１４＋を拡大する場合、ＶＭ領域１４１
の終端アドレスＥ１を隣接するＶＭ領域１４２の先頭ア
ドレスＳ２側にずらして拡大する。
の終端アドレスＥ１を隣接するＶＭ領域１４２の先頭ア
ドレスＳ２側にずらして拡大する。
シカシ、第５図（Ａ）ｉ、：示す如＜ＶＭＩ領域１４１
をＬ＋たけ拡大しようとすると拡大されたＶＭ領域１４
＋がＶＭ領域１４２に重なるため、同図（Ｂ＞に示す如
＜ＶＭモニタ１４ｏによりて一旦ＶＭＩｊ域１４２を先
頭アドレスＳ２１．終端アドレスＥ２１とＩＩｊｌｌ移
動させた後、ＶＭ領域１４１を拡大させなければならな
い。
をＬ＋たけ拡大しようとすると拡大されたＶＭ領域１４
＋がＶＭ領域１４２に重なるため、同図（Ｂ＞に示す如
＜ＶＭモニタ１４ｏによりて一旦ＶＭＩｊ域１４２を先
頭アドレスＳ２１．終端アドレスＥ２１とＩＩｊｌｌ移
動させた後、ＶＭ領域１４１を拡大させなければならな
い。
このＶＭ領域１４ｚの移動の際にはＶＭ領域１４２上の
データの整合性を保証するためにＶＭ領域１４２に対す
るＶＭモニタ１４０以外のアクセスを禁止する必要があ
る。これは例えばアドレスＳ２から３２１までの部分の
データを移動した後で、この部分を１換えたとしても移
動後のＶＭｌ［域１４２ （７ドレス５２１からＥ２１
まで）には反映されないからである。
データの整合性を保証するためにＶＭ領域１４２に対す
るＶＭモニタ１４０以外のアクセスを禁止する必要があ
る。これは例えばアドレスＳ２から３２１までの部分の
データを移動した後で、この部分を１換えたとしても移
動後のＶＭｌ［域１４２ （７ドレス５２１からＥ２１
まで）には反映されないからである。
しかし、ＣＰｔＪｌｏ、１１は同期をとって動作するの
でＶＭモニタ１４゜が例えばＣＰＬＩ １０で実行され
るときＣＰＵ１１のＶＭ領域１４２に対するアクセスを
停止させることが可能であるが、チャネル等の非同期処
理装置１２がＶＭ領域１４２をアクセスしている場合に
はＣＰＵ１０はこの７クセスを中断させることができず
データの整合性が保証できないという問題があった。
でＶＭモニタ１４゜が例えばＣＰＬＩ １０で実行され
るときＣＰＵ１１のＶＭ領域１４２に対するアクセスを
停止させることが可能であるが、チャネル等の非同期処
理装置１２がＶＭ領域１４２をアクセスしている場合に
はＣＰＵ１０はこの７クセスを中断させることができず
データの整合性が保証できないという問題があった。
本発明は上記の点に鑑みなされたもので、移動棲のＶＭ
領領域データの整合性を保証でき、主記憶装置を有効に
利用する仮想計算機システムを提供することを目的とす
る。
領領域データの整合性を保証でき、主記憶装置を有効に
利用する仮想計算機システムを提供することを目的とす
る。
本発明の仮想計算機システムは、
中央処理装置と、該中央処理装置と非同期に動作する非
同期処理装置と、主記憶装置とを有し、主記憶装置の７
ドレスが連続する領域を各仮想計ＩＩＩに振分けて各仮
想計算機のＶＭ領領域して動作し、任意のＶＭｌｉ域を
主記憶ｉ！置土で移動させるとき、中央処理装置の移動
するＶＭ領領域使用を停止させる仮想計算機システムに
おいて、少なくとも移動するＶＭＩｉ域をアクセスする
非同期処理装置をアクセスの切目で停止させる停止手段
と、 非１２ｉ１期処理装置の行なうＩＩの停止状態を保持す
る保持手段と、 ＶＭＩ域の移動終了債、保持手段で保持した停止状態か
ら非同期処理装置の処理を再開させる再開手段とを有す
る。
同期処理装置と、主記憶装置とを有し、主記憶装置の７
ドレスが連続する領域を各仮想計ＩＩＩに振分けて各仮
想計算機のＶＭ領領域して動作し、任意のＶＭｌｉ域を
主記憶ｉ！置土で移動させるとき、中央処理装置の移動
するＶＭ領領域使用を停止させる仮想計算機システムに
おいて、少なくとも移動するＶＭＩｉ域をアクセスする
非同期処理装置をアクセスの切目で停止させる停止手段
と、 非１２ｉ１期処理装置の行なうＩＩの停止状態を保持す
る保持手段と、 ＶＭＩ域の移動終了債、保持手段で保持した停止状態か
ら非同期処理装置の処理を再開させる再開手段とを有す
る。
また、少なくとも前記非同期処理装置の主記憶装置への
アクセスを鮒御する主記憶−一装置を有し、主記憶制御
装置は各仮想計算機対応にＶＭ領領域先頭アドレスと末
尾アドレスを記憶する領域記憶手段を有しており、非同
期処理装置が仮想アドレスで前記主記憶装置にアクセス
要求を主記憶制御装置を介して出す際に、非同期処理装
置は各仮想計算機対応の前記連続する領域の先頭アドレ
スと末尾アドレスを記憶したＩｌ域記憶手段を用いて実
アドレスに変換して主記憶装置にアクセスし、且つ任意
のＶＭ領領域主記憶装置上で移動させるとき、中央処理
装置の移動するＶＭ領領域使用を停止させる仮想計算機
システムにおいて、再開手段は、ＶＭ領領域移動終了し
且つ前記領域記憶手段の各仮想計算機対応の前記連続す
る領域の先頭アドレスと末尾アドレスが書き換えられた
後、保持手段で保持した停止状霞から非同期処理装置の
処理を再開させる。
アクセスを鮒御する主記憶−一装置を有し、主記憶制御
装置は各仮想計算機対応にＶＭ領領域先頭アドレスと末
尾アドレスを記憶する領域記憶手段を有しており、非同
期処理装置が仮想アドレスで前記主記憶装置にアクセス
要求を主記憶制御装置を介して出す際に、非同期処理装
置は各仮想計算機対応の前記連続する領域の先頭アドレ
スと末尾アドレスを記憶したＩｌ域記憶手段を用いて実
アドレスに変換して主記憶装置にアクセスし、且つ任意
のＶＭ領領域主記憶装置上で移動させるとき、中央処理
装置の移動するＶＭ領領域使用を停止させる仮想計算機
システムにおいて、再開手段は、ＶＭ領領域移動終了し
且つ前記領域記憶手段の各仮想計算機対応の前記連続す
る領域の先頭アドレスと末尾アドレスが書き換えられた
後、保持手段で保持した停止状霞から非同期処理装置の
処理を再開させる。
本発明においては、移動するＶＭ領領域アクセスする算
量Ｗ１処理装置をそのアクセスの切目で停止させ、ＶＭ
饋域の移曹後この非同期処理装置の停止した処理を再開
させるため、ＶＭＩｊ城は移動中に中央処理装置及び非
同期処理装置にアクセスされることがなく、ＶＭ領域移
動後のデータ整合性が保証され、主記憶装置の領域断片
化が防止されてその有効利用ができる。
量Ｗ１処理装置をそのアクセスの切目で停止させ、ＶＭ
饋域の移曹後この非同期処理装置の停止した処理を再開
させるため、ＶＭＩｊ城は移動中に中央処理装置及び非
同期処理装置にアクセスされることがなく、ＶＭ領域移
動後のデータ整合性が保証され、主記憶装置の領域断片
化が防止されてその有効利用ができる。
また、↑記憶訓−装置の領域記憶手段に各ＶＭ領領域先
頭アドレスと末尾アドレスを記憶する仮想計算機システ
ムにおいても、ＶＭ領領域移動終了し且つ領域記憶手段
の各ＶＭ頭域の先頭アドレスと末尾アドレスが１き換え
られた後、非同期処理装置の処理を再開させるため、上
記と同様にＶＭｌ域移動後のデータ整合性が保証され、
主記憶装置の断片化が防止されその有効利用ができる。
頭アドレスと末尾アドレスを記憶する仮想計算機システ
ムにおいても、ＶＭ領領域移動終了し且つ領域記憶手段
の各ＶＭ頭域の先頭アドレスと末尾アドレスが１き換え
られた後、非同期処理装置の処理を再開させるため、上
記と同様にＶＭｌ域移動後のデータ整合性が保証され、
主記憶装置の断片化が防止されその有効利用ができる。
第１図は本発明システムの一実施例の構成図をボす。
同図中、２０．２１．２２は同期をとって動作するＣＰ
Ｕであり、ＣＰｔＪ２０〜２２夫々は非同期処理装置と
してのチャネル２３と共にメモリ・コントロール・ユニ
ット（ＭＣＬＩ）２４に接続されている。ＭＣＵ２４は
システムの接続の中心となるハードウェアでＣＰＵ２０
〜２２及びチャネル２３からの主記憶装置２５のアクセ
ス及びＣＰＵａの通信を刺御する。ＭＣＬＪ２４は主記
憶＠置２５上のＶＭ領域２６＋〜２６ｎ夫々の先頭アド
レス及び終端アドレスをＶＭ領域毎に格納するアドレス
・メモリ・レジスタ（ＡＭＲ）２７＋〜２７１を有して
いる。例えばチャネル２３からの各ＶＭ領領域対するメ
モリアクセスはＶＭＩｉ域番号とＶＭ領域内７ドレスを
ＭＣＵ２４に指定することで行なわれる。チャネル２３
は、ＭＣＵ２４のＶＭＩ［１Ｍｋ：対応１ルＡＭＲ（２
７１〜２７Ｔｌ ）を用いてＶＭＩｉ域内アドレスを絶
対アドレスに変換しく公知であるところのチャネルＤＡ
ｒ） 、ＭＣｔＪ２４を介して主記憶装置ｆ２５をア
クセスさせる。
Ｕであり、ＣＰｔＪ２０〜２２夫々は非同期処理装置と
してのチャネル２３と共にメモリ・コントロール・ユニ
ット（ＭＣＬＩ）２４に接続されている。ＭＣＵ２４は
システムの接続の中心となるハードウェアでＣＰＵ２０
〜２２及びチャネル２３からの主記憶装置２５のアクセ
ス及びＣＰＵａの通信を刺御する。ＭＣＬＪ２４は主記
憶＠置２５上のＶＭ領域２６＋〜２６ｎ夫々の先頭アド
レス及び終端アドレスをＶＭ領域毎に格納するアドレス
・メモリ・レジスタ（ＡＭＲ）２７＋〜２７１を有して
いる。例えばチャネル２３からの各ＶＭ領領域対するメ
モリアクセスはＶＭＩｉ域番号とＶＭ領域内７ドレスを
ＭＣＵ２４に指定することで行なわれる。チャネル２３
は、ＭＣＵ２４のＶＭＩ［１Ｍｋ：対応１ルＡＭＲ（２
７１〜２７Ｔｌ ）を用いてＶＭＩｉ域内アドレスを絶
対アドレスに変換しく公知であるところのチャネルＤＡ
ｒ） 、ＭＣｔＪ２４を介して主記憶装置ｆ２５をア
クセスさせる。
本発明ではＶＭモニタ２６ｏはチャネル２３等の非同期
処理装置を停止させるよう定義された停止命令を有して
いる。
処理装置を停止させるよう定義された停止命令を有して
いる。
チャネル２３はメモリアクセス制御部２８とチャネル部
２９とよりなり、第２図に示す構成である。第２図中、
通信制１１１ｓ３１は端子３２よりＭＣＵ２４に接続さ
れている。ＭＣＬＪ ２４よりチャネルの停止命令がチ
ャネル通信制一部３１に入来すると、停止命令内のＶＭ
領域番号は比較部３３においてＶＭｌｋ号レジスタ３４
に格納されているチャネルが転送を行なっているＶＭ領
域番号と比較され、一致したとき処理停止部３５に通知
される。
２９とよりなり、第２図に示す構成である。第２図中、
通信制１１１ｓ３１は端子３２よりＭＣＵ２４に接続さ
れている。ＭＣＬＪ ２４よりチャネルの停止命令がチ
ャネル通信制一部３１に入来すると、停止命令内のＶＭ
領域番号は比較部３３においてＶＭｌｋ号レジスタ３４
に格納されているチャネルが転送を行なっているＶＭ領
域番号と比較され、一致したとき処理停止部３５に通知
される。
チャネル通＠部３６は端子３７に接続されたディスク装
置等のデバイス（図示せず）と端子３８に接続されたＭ
ＣＵ２４閣のデータ転送等の通信を行ない、その動作は
チャネルＩｌ！御部３９によって鰐−されている。処理
停止部３５はチャネル制御部３９のｌ１ｌＩｌ状況から
、例えば数キロバイト単位で行われるデータ転送の切目
を判定し、比較部３３よりの一致検出の通知があるとこ
のデータ転送の切目をチャネルｌ１１ｗ部３９に通知す
る。チャネル１１ｗ部３９はこのときのアドレスをアド
レスレジスタ４１に格納し、チャネル通信１ｓ３６の行
うデータ転送を中断させる。この後、ＭＣＵ ２４より
のデータ転送再開命令が通信ｌ１１ｗ部３１に供給され
ると処理再開部４２はアドレスレジスタ４１の格納アド
レスをチャネル制御部３９に戻し、チャネル通信部３６
にデータ転送の再開を指示し、再開の応答を通信制一部
３１を介してＭＣＵ２４に通知する。
置等のデバイス（図示せず）と端子３８に接続されたＭ
ＣＵ２４閣のデータ転送等の通信を行ない、その動作は
チャネルＩｌ！御部３９によって鰐−されている。処理
停止部３５はチャネル制御部３９のｌ１ｌＩｌ状況から
、例えば数キロバイト単位で行われるデータ転送の切目
を判定し、比較部３３よりの一致検出の通知があるとこ
のデータ転送の切目をチャネルｌ１１ｗ部３９に通知す
る。チャネル１１ｗ部３９はこのときのアドレスをアド
レスレジスタ４１に格納し、チャネル通信１ｓ３６の行
うデータ転送を中断させる。この後、ＭＣＵ ２４より
のデータ転送再開命令が通信ｌ１１ｗ部３１に供給され
ると処理再開部４２はアドレスレジスタ４１の格納アド
レスをチャネル制御部３９に戻し、チャネル通信部３６
にデータ転送の再開を指示し、再開の応答を通信制一部
３１を介してＭＣＵ２４に通知する。
第３図は本発明システムの領域移動＠理のシーケンスを
示す。
示す。
同図中、ＶＭＩｉ域２６ｘ（１≦Ｘ≦ｎ）！−移妨させ
る場合、ＣＰＵ２０〜２２のいずれかで実行されるＶＭ
モニタ２６゜はＶＭｆｌ域２６Ｘに対する全ＣＰＵのデ
ィスバッチを停止させる命令を出しくステップ５０）、
ＶＭＩ域２６ｘ又は全ＶＭ領域に対する非同期処理装置
のアクセス停止を指示する停止命令を出す（ステップ５
１）。
る場合、ＣＰＵ２０〜２２のいずれかで実行されるＶＭ
モニタ２６゜はＶＭｆｌ域２６Ｘに対する全ＣＰＵのデ
ィスバッチを停止させる命令を出しくステップ５０）、
ＶＭＩ域２６ｘ又は全ＶＭ領域に対する非同期処理装置
のアクセス停止を指示する停止命令を出す（ステップ５
１）。
これによってＣＰＵ２０〜２２はＶＭ領域２６ｘのディ
スバッチを停止する。また、非同期処理装置であるチャ
ネル２３はデータ転送の切目でディスク装置及びＭＣＵ
２４つまりＶＭＩｉ域２６ｘへの７クセスを停止しくス
テップ５２）、アクセス停止の応答をＭＣＵ２４に通知
しくステップ５３）、これがＶＭモニタ２６゜に通知さ
れる。
スバッチを停止する。また、非同期処理装置であるチャ
ネル２３はデータ転送の切目でディスク装置及びＭＣＵ
２４つまりＶＭＩｉ域２６ｘへの７クセスを停止しくス
テップ５２）、アクセス停止の応答をＭＣＵ２４に通知
しくステップ５３）、これがＶＭモニタ２６゜に通知さ
れる。
この後、ＶＭモニタ２６゜はＶＭ領［２６Ｘの領域移動
を行ないくステップ５４）、ＶＭＩｌ域２６Ｘに対応す
るＡＭＲの先頭アドレス及び終端アドレスを更新する〈
ステップ５５）。更に、非同期処理装置の停止解除の再
開命令を出し、ＣＰＵ２０〜２２のＶＭｌｊ域２６ｘに
対するディスバッチを再開させる命令を出す（ステップ
５６）。
を行ないくステップ５４）、ＶＭＩｌ域２６Ｘに対応す
るＡＭＲの先頭アドレス及び終端アドレスを更新する〈
ステップ５５）。更に、非同期処理装置の停止解除の再
開命令を出し、ＣＰＵ２０〜２２のＶＭｌｊ域２６ｘに
対するディスバッチを再開させる命令を出す（ステップ
５６）。
このとき、アドレスレジスタ４１（第２図）に格納され
ている値を用いて、データ転送が再開される。ステップ
５５で変更されたＡＭＨの値を用いて、チャネルＤＡＴ
を行うので、データの整合性は５１証される（ステップ
５７）。
ている値を用いて、データ転送が再開される。ステップ
５５で変更されたＡＭＨの値を用いて、チャネルＤＡＴ
を行うので、データの整合性は５１証される（ステップ
５７）。
これによってチャネル２３はＶＭＩ域２６Ｘ又は全ＶＭ
Ｉ域に対するアクセスを解除され、データ転送を再開す
る。
Ｉ域に対するアクセスを解除され、データ転送を再開す
る。
このように、移給するＶＭ領領域アクセスするチャネル
２３等の非同期処理装置をその処理の切目で停止させ、
ＶＭＩ域の移動倹この非同期処理装置の停止した処理を
再ＩＩＩさせるため、ＶＭ領領域移動中にＣＰＵ２０〜
２２及びチャネル２３にアクセスされることがなく、Ｖ
Ｍｌｉ［移ｗＪ俊のデータ整合性が保ｌされ、主記憶装
置２５の領域断片化が防止され、その有効利用ができる
。
２３等の非同期処理装置をその処理の切目で停止させ、
ＶＭＩ域の移動倹この非同期処理装置の停止した処理を
再ＩＩＩさせるため、ＶＭ領領域移動中にＣＰＵ２０〜
２２及びチャネル２３にアクセスされることがなく、Ｖ
Ｍｌｉ［移ｗＪ俊のデータ整合性が保ｌされ、主記憶装
置２５の領域断片化が防止され、その有効利用ができる
。
上述の如く、本発明の仮想計算機システムによれば、移
動後のＶＭ領領域データの整合性を保訂でき、主記憶装
置を有効に利用することができ、実用上きわめて有用で
ある。
動後のＶＭ領領域データの整合性を保訂でき、主記憶装
置を有効に利用することができ、実用上きわめて有用で
ある。
第１図は本発明システムの一寅施例の構成図、第２図は
チャネルのブロック図、 第３図は領域移動処理のシーケンスを示す図、＠４図は
仮想計算機システムを説明するための図、 第５図は領域移動を説明するための図である。 図において、 ２０〜２２はｃｐｕ。 ２３はチャネル、 ２４はＭＣｔノ、 ２５は主記憶装置、 ２６ｏＬｔＶＭモニタ、 ２６Ｉ〜２６ＩｌはＶＭｌｉ域、 ３３は比較部、 ３４はＶＭ番号レジスタ、 ３５は処理停止部、 ３６はチャネル通信部、 ３９はチャネル１１ｗ部、 ４１はアドレスレジスタ、 ４２はＬＬ処理開部 を示す。 木売日月システム匁構へ′図 第１図 ２辷ヤネ１しの７°’ｏ、、７図 第２図 ＶＭモニ９ Ｕｆｆ１期凰狸獲１ 粋勤ガ日里のシーケンス！ホ１１図 第 図 （＾） ３ 第 図 （Ａ） ／＋！塊讃對１蚊 第 （Ｂ） 、舗Ｉｆζダの口 ５図
チャネルのブロック図、 第３図は領域移動処理のシーケンスを示す図、＠４図は
仮想計算機システムを説明するための図、 第５図は領域移動を説明するための図である。 図において、 ２０〜２２はｃｐｕ。 ２３はチャネル、 ２４はＭＣｔノ、 ２５は主記憶装置、 ２６ｏＬｔＶＭモニタ、 ２６Ｉ〜２６ＩｌはＶＭｌｉ域、 ３３は比較部、 ３４はＶＭ番号レジスタ、 ３５は処理停止部、 ３６はチャネル通信部、 ３９はチャネル１１ｗ部、 ４１はアドレスレジスタ、 ４２はＬＬ処理開部 を示す。 木売日月システム匁構へ′図 第１図 ２辷ヤネ１しの７°’ｏ、、７図 第２図 ＶＭモニ９ Ｕｆｆ１期凰狸獲１ 粋勤ガ日里のシーケンス！ホ１１図 第 図 （＾） ３ 第 図 （Ａ） ／＋！塊讃對１蚊 第 （Ｂ） 、舗Ｉｆζダの口 ５図
Claims (2)
- （１）中央処理装置（２０〜２２）と、該中央処理装置
（２０〜２２）と非同期に動作する非同期処理装置（２
３）と、主記憶装置（２５）とを有し、該主記憶装置（
２５）のアドレスが連続する領域を各仮想計算機に振分
けて該各仮想計算機のＶＭ領域（２６＿１〜２６＿ｎ）
として動作し、任意のＶＭ領域を該主記憶装置（２５）
上で移動させるとき、該中央処理装置（２０〜２２）の
移動するＶＭ領域の使用を停止させる仮想計算機システ
ムにおいて、 少なくとも該移動するＶＭ領域をアクセスする該非周期
処理装置（２５）をアクセスの切目で停止させる停止手
段（３３、３４、３５）と、該非同期処理装置（２５）
の行なう処理の停止状態を保持する保持手段（４１）と
、 該ＶＭ領域の移動終了後、該保持手段（４１）で保持し
た停止状態から該非同期処理装置（２５）の処理を再開
させる再開手段（４２）とを有することを特徴とする仮
想計算機システム。 - （２）中央処理装置（２０〜２２）と、該中央処理装置
（２０〜２２）と非同期に動作する非同期処理装置（２
３）と、主記憶装置（２５）と、少なくとも前記非同期
処理装置（２３）の主記憶装置（２５）へのアクセスを
制御する主記憶制御装置（２４）を有し、該主記憶装置
（２５）のアドレスが連続する領域を各仮想計算機に該
各仮想計算機のＶＭ領域として振分けており、該主記憶
制御装置（２４）は各仮想計算機対応にＶＭ領域の先頭
アドレスと末尾アドレスを記憶する領域記憶手段（２７
＿１〜２７＿ｎ）を有しており、非同期処理装置（２３
）が仮想アドレスで前記主記憶装置（２５）にアクセス
要求を主記憶制御装置（２４）を介して出す際に、非同
期処理装置（２３）は各仮想計算機対応の前記連続する
領域の先頭アドレスと末尾アドレスを記憶した領域記憶
手段（２７＿１〜２７＿ｎ）を用いて実アドレスに変換
して主記憶装置（２３）にアクセスし、且つ任意のＶＭ
領域を該主記憶装置（２５）上で移動させるとき、該中
央処理装置（２０〜２２）の移動するＶＭ領域の使用を
停止させる仮想計算機システムにおいて、少なくとも該
移動するＶＭ領域をアクセスする該非同期処理装置（２
５）をアクセスの切目で停止させる停止手段（３３、３
４、３５）と、該非同期処理装置（２５）の行なう処理
の停止状態を保持する保持手段（４１）と、 該ＶＭ領域の移動終了し且つ前記領域記憶手段（２７＿
１〜２７＿ｎ）の各仮想計算機対応の前記連続する領域
の先頭アドレスと末尾アドレスが書き換えられた後、該
保持手段（４１）で保持した停止状態から該非同期処理
装置（２５）の処理を再開させる再開手段（４２）とを
有することを特徴とする仮想計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP735090A JPH03211629A (ja) | 1990-01-17 | 1990-01-17 | 仮想計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP735090A JPH03211629A (ja) | 1990-01-17 | 1990-01-17 | 仮想計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211629A true JPH03211629A (ja) | 1991-09-17 |
Family
ID=11663506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP735090A Pending JPH03211629A (ja) | 1990-01-17 | 1990-01-17 | 仮想計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211629A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250919A (ja) * | 1993-02-08 | 1994-09-09 | Internatl Business Mach Corp <Ibm> | コンピュータ・メモリ・システム |
| JPH10283210A (ja) * | 1997-04-01 | 1998-10-23 | Hitachi Ltd | 仮想計算機システム間の仮想計算機移動制御方式 |
| WO2002005091A1 (fr) * | 2000-07-06 | 2002-01-17 | Fujitsu Limited | Systeme informatique virtuel et procede de commande |
| US20150150118A1 (en) * | 2013-11-27 | 2015-05-28 | Cisco Technology, Inc. | Hardware virtualization module for exclusive controlled access to cpu |
-
1990
- 1990-01-17 JP JP735090A patent/JPH03211629A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250919A (ja) * | 1993-02-08 | 1994-09-09 | Internatl Business Mach Corp <Ibm> | コンピュータ・メモリ・システム |
| US5652853A (en) * | 1993-02-08 | 1997-07-29 | International Business Machines Corporation | Multi-zone relocation facility computer memory system |
| JPH10283210A (ja) * | 1997-04-01 | 1998-10-23 | Hitachi Ltd | 仮想計算機システム間の仮想計算機移動制御方式 |
| WO2002005091A1 (fr) * | 2000-07-06 | 2002-01-17 | Fujitsu Limited | Systeme informatique virtuel et procede de commande |
| US20150150118A1 (en) * | 2013-11-27 | 2015-05-28 | Cisco Technology, Inc. | Hardware virtualization module for exclusive controlled access to cpu |
| US9076017B2 (en) * | 2013-11-27 | 2015-07-07 | Cisco Technology, Inc. | Hardware virtualization module for exclusive controlled access to CPU |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6240486B1 (en) | System and method for on-line, real time, data migration | |
| US4914570A (en) | Process distribution and sharing system for multiple processor computer system | |
| GB2256513A (en) | Dynamically relocating main storage to virtual machine | |
| KR920704226A (ko) | 다중설비 운영체제 구조 | |
| JPH03211629A (ja) | 仮想計算機システム | |
| US20020083150A1 (en) | Accessing information from memory | |
| WO1996037833A1 (en) | Data processing system and method | |
| JPS61169949A (ja) | バツフアメモリ制御方式 | |
| JPH03282756A (ja) | 非同期入出力方式 | |
| JPH02245828A (ja) | 実行中ジョブの凍結・再開装置 | |
| JPH0344328B2 (ja) | ||
| JPS6346545A (ja) | 仮想計算機制御方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS63750A (ja) | メモリコントロ−ル方法 | |
| JPS6394339A (ja) | 仮想計算機システム | |
| JPH0553912A (ja) | キヤツシユメモリの制御方法 | |
| JPH0399316A (ja) | 計算機システム | |
| JPH02135552A (ja) | プログラム実行領域の拡張方式 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH04148340A (ja) | トランザクション実行方式 | |
| JPH0380339A (ja) | 入出力装置模擬機能を有する情報処理装置 | |
| JPS6046450B2 (ja) | 高速バツフアメモリ制御方式 | |
| JPS62248052A (ja) | 端末処理システム | |
| JPH039431A (ja) | 割込み処理方式 | |
| JPH0380340A (ja) | 入出力装置模擬機能を有する情報処理装置 |