JPH02135552A - プログラム実行領域の拡張方式 - Google Patents

プログラム実行領域の拡張方式

Info

Publication number
JPH02135552A
JPH02135552A JP28953188A JP28953188A JPH02135552A JP H02135552 A JPH02135552 A JP H02135552A JP 28953188 A JP28953188 A JP 28953188A JP 28953188 A JP28953188 A JP 28953188A JP H02135552 A JPH02135552 A JP H02135552A
Authority
JP
Japan
Prior art keywords
area
address
memory
data
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28953188A
Other languages
English (en)
Inventor
Shigeo Watanabe
渡辺 茂夫
Tetsuya Yamada
哲也 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP28953188A priority Critical patent/JPH02135552A/ja
Publication of JPH02135552A publication Critical patent/JPH02135552A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、プロセッサのメモリを切り替えてプログラム
実行領域を増やすプログラム実行領域の拡張方式に関す
るものである。
B1発明の概要 本発明は、プロセッサプログラム実行領域を増やすプロ
グラム実行領域の拡張方式において、プロセッサのメモ
リのアドレスラインに管理プログラムのデータでメモリ
領域を切り替え可能なアドレスコントローラを設けて、
メモリの領域を拡張することにより、 ハードウェアの大きな改造なしにプログラムの実行領域
を拡張できるようにしたものである。
C1従来の技術 従来より、マイクロプロセッサ等のプロセッサのメモリ
は、そのプロセッサのアドレスバスに接続されてアクセ
スされる構成となっており、そのアドレスバスのビット
数は機種毎に限定されているのが一般的である。例えば
、ある16ビツトのマイクロプロセッサでは、アドレス
表現を行うのに20ビツトが使用されている。
D1発明が解決しよ′うとする課題 しかしながら、上記従来の技術におけるメモリ構成では
、アドレス表現を行うためのビット数が限定されている
ため、所定のメモリ容量しかプログラムの実行領域とし
てサポートできない問題点があった。上記ビット数が2
0ビツトであるマイクロプロセッサでは、結果として1
Mバイトのメモリしかプログラムの実行領域としてサポ
ートできないことになる。近年、プロセッナの性能が向
上し、従来よりも大きなシステムを組むことか可能とな
って来たが、上記のようにサポート可能なメモリ容量の
制限により、プログラム空間の不足が目立つようになり
、その不足を解消することが解決すべき課題となってい
た。
本発明は、上記課題を解決するために創案されたもので
、ハードウェアの大きな改造なしにプログラムの実行領
域を拡張することができるプログラム実行領域の拡張方
式を提供することを目的とする。
E1課題を解決するための手段 上記の目的を達成するための本発明のプログラム実行領
域の拡張方式の構成は、 プロセッサのアドレスラインでアドレス表現できるメモ
リ空間を固定領域と切り替え領域に分割し、 メモリの上記固定領域には管理プログラムを置き、 上記切り替え領域には複数のメモリ領域を切り替え可能
に設け、 上記メモリのアドレスラインに特定アドレスのデータを
保持してそのデータで指定される上記切り替え領域のメ
モリ領域を該アドレスラインに接続するアドレスコント
ローラを備え、 上記管理プログラムが上記データを管理して上記メモリ
領域の切り替えを行うことを特徴とする。
21作用 本発明は、メモリをアクセスするアドレスラインに付加
したアドレスコントローラにより、固定領域に置いた管
理プログラムの管理の基に切り替え可能なメモリ領域の
切り替えを行い、そのアドレスラインでアドレス表現さ
れる領域を越えるメモリ領域に対し連係のとれたサポー
トを可能にすることによってプログラムの実行領域を拡
張する。
G、実施例 以下、本発明の実施例を図面に基づいて詳細に説明する
第1図は本発明の一実施例を示すブロック図である。l
はアドレスライン、2はデータラインであり、ともに図
示しないプロセッサのパスラインを構成する。3,4.
.4..43.・・・4oは、プロセッサのメモリを構
成するメモリ領域(以下場合によりエリアまたはページ
と記す)を示している。
これらのメモリ領域のうちメモリ領域3は常に上記アド
レスライン1やデータライン2に対し固定して接続され
るが、メモリ領域4I〜4nは切り替え可能に例えばゲ
ート回路5I、 5t、 53.・・・5゜を介してア
ドレスライン1とデータライン2に接続される。メモリ
領域3(以下固定エリア3と記す)とメモリ領域4.〜
4n(以下場合によりページ1〜nと記す)の一つを合
わせたメモリ容量は、アドレスラインのビット数により
アドレス表現されるアドレス空間でアクセス可能なメモ
リ容量となるように分割配分する。6はメモリと同じア
ドレスラインlおよびデータライン2に接続されたアド
レスコントローラである。アドレスコントローラ6は、
特定アドレスのデータを保持し、そのデータで指定され
たメモリ領域4□〜4nのゲート回路5□〜5.lのい
ずれか一つをゲート開として、1つのメモリ領域のみプ
ロセッサのパスラインに接続する。上記データ(以下場
合によりページ指定データと記す)は、固定エリア3上
に置かれる管理プログラムによって管理され、管理プロ
グラムはそのページ指定データによりメモリ領域4I〜
4oを切り替えてそのすべてのメモリ領域4.〜4nを
アクセスし、サポートする。
以上のように構成した実施例の作用を述べる。
第2図はそのための説明図である。AD、はプロセッサ
のパスラインを構成するアドレスラインのビット数で表
現できるアドレス情報であり、例えばそのビット数が2
0ビツトであれば1Mバイトのメモリ空間をアクセス可
能にする。本実施例では、この1Mバイトのメモリ空間
を固定エリア3と切り替え可能なエリア4に適当な配分
で分割する。固定エリア3上の一部には管理プログラム
を置き、切り替え可能なエリア4にはそれぞれがエリア
4の配分容量を有する複数のエリア41〜4n(ページ
I = n )を用意し、固定エリア3上に用意した管
理プログラムが管理するページ指定データAD、により
その切り替えを行う。この切り替えによって管理プログ
ラムがアクセスできるメモリ空間は、1Mバイト以上に
拡張される。各ページ上に置かれたプログラムは自分の
ページと固定エリア3をプログラム上で使用可能な領域
として利用することができるので、他のページとのデー
タの送受および他のページのプログラムとの連係は固定
エリア3と管理プログラムを利用して行うことができる
。これにより、プログラムの実行領域を拡張することが
可能になる。
第3図はページ1のプログラムからページ2のプログラ
ムへデータ転送を行う場合またはプログラム間の連係を
取る場合の手順を示すフローヂャートである。
■まずページ■で実行しているタスクプログラムが管理
プログラムに必要な管理要求を出す。この管理要求とは
、例えば外部のハードウェアへの入出力や異なるページ
とのデータ転送、各ページ内のタスクプログラムまたは
管理プログラムとの連係などであり、ここでは2ページ
のタスクプログラムとのデータ転送または連係の要求で
あるものとする。
■この管理要求により固定エリアの管理プログラムに制
御が移り、その管理要求の結果として管理プログラムは
、管理プログラム上においてページ2にあるタスクプロ
グラムに制御を移す。
■管理プログラムは、ページ指定データをページlから
ページ2に変えてメモリ内のアドレスコントローラに送
出する。
■アドレスコントローラはパスラインに対しページ1を
非接続状態とし、ページ2を接続状態にする。
■管理プログラムは、ページ2をアクセスし、該当のタ
スクプログラムに制御を渡す。
以上において、管理プログラムは、常時は固定エリアと
1つのページを合わせた1Mバイトのメモリをサポート
するが、各ページのタスクプログラムと連係を取りなが
らページの切り替えを行うことによって、結果的にアド
レスラインのビット数でアドレス表現できる1Mバイト
以上のメモリに対し連係の取れたサポートを可能にする
なお、アドレスコントローラは、ページ単位に設けるこ
とも可能であり、その場合には自己のページが指定され
たことを判定して接続を行えば良い。このように、本発
明はその主旨に沿って種々に応用され、種々の実施態様
を取り得るものである。
1−T 、発明の効果 以上の説明で明らかなように、本発明のプログラム実行
領域の拡張方式によれば、プログラム実行領域の拡張が
大きなハードウェアの改造なしにできるとともに、拡張
したプログラム領域で・従来のプログラムを連係を取り
ながら容易に実行することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
本実施例の作用説明図、第3図は本実施例の手順を示す
フローチャートである。 ■・・・アドレスライン、3・・・固定領域、4..4
.。 41,4.・・・切り替え可能なメモリ領域、6・・・
アドレスコントローラ。 第1図 一穴堀例のブロック図 外2名 第2図 乍珂諜咽口 第3図 フローチプート

Claims (1)

    【特許請求の範囲】
  1. (1)プロセッサのアドレスラインでアドレス表現でき
    るメモリ空間を固定領域と切り替え領域に分割し、 メモリの上記固定領域には管理プログラムを置き、 上記切り替え領域には複数のメモリ領域を切り替え可能
    に設け、 上記メモリのアドレスラインに特定アドレスのデータを
    保持してそのデータで指定される上記切り替え領域のメ
    モリ領域を該アドレスラインに接続するアドレスコント
    ローラを備え、 上記管理プログラムが上記データを管理して上記メモリ
    領域の切り替えを行うことを特徴とするプログラム実行
    領域の拡張方式。
JP28953188A 1988-11-16 1988-11-16 プログラム実行領域の拡張方式 Pending JPH02135552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28953188A JPH02135552A (ja) 1988-11-16 1988-11-16 プログラム実行領域の拡張方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28953188A JPH02135552A (ja) 1988-11-16 1988-11-16 プログラム実行領域の拡張方式

Publications (1)

Publication Number Publication Date
JPH02135552A true JPH02135552A (ja) 1990-05-24

Family

ID=17744458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28953188A Pending JPH02135552A (ja) 1988-11-16 1988-11-16 プログラム実行領域の拡張方式

Country Status (1)

Country Link
JP (1) JPH02135552A (ja)

Similar Documents

Publication Publication Date Title
JPH04246745A (ja) 情報処理装置及びその方法
JPH10289214A5 (ja)
JPS6027964A (ja) メモリアクセス制御回路
JPS6126152A (ja) アドレスチエツク方式
JPH02135552A (ja) プログラム実行領域の拡張方式
IE52963B1 (en) Data processing arrangements
JPH02112055A (ja) マルチプロロセッサシステムのデータ転送方式
JPH01177672A (ja) ディジタル信号処理装置
JP2001229136A (ja) 制御装置及び制御システム並びにデータ転送装置
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JPS6143367A (ja) レジスタ制御方式
JPH04111153A (ja) 情報処理装置
JP3595131B2 (ja) プラント制御システム
JPH0573518A (ja) メモリマツプドcpuシステム
JPS6043756A (ja) メモリ管理方式
JPS63305451A (ja) 記憶システム
JPS63276657A (ja) デ−タスワップ方式
JPS6175454A (ja) バス制御方式
JPH0395656A (ja) ビット幅可変情報処理装置
JPH02123453A (ja) ネットワーク・システムのデータ転送方式
JPS6143743B2 (ja)
JPH0887452A (ja) 記憶装置の記憶容量拡張方式
JPS6215642A (ja) 2アクセス方式メモリ装置
JPH0198050A (ja) 転送装置
JPH03265904A (ja) プロセス制御システム