JPH03211833A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に単結晶半
導体層のバターニング技術に関する。

（発明の概要〕 本発明の半導体装置の製造方法は、単結晶半導体層上に
形成される所定のパターンの半導体酸化膜を用いて熱酸
化することにより、形状制御性に優れ、結晶欠陥が少な
い単結晶半導体層のバターニングを行うことが可能とな
るものである。

〔従来の技術］ ＬＳＩの高集積化、高密度化に伴う素子の微細化により
、微細パターンを加工するための技術の向上が望まれて
いる。

従来より、例えば半導体基板材料として広く用いられる
シリコン層のバターニングの手段として、ＨＮＯ，系や
ＫＯＨ系等のエツチング液によるウェットエツチングが
知られている。このウェットエツチングでは、所定のパ
ターンのマスクを用いてパターン部以外の領域のシリコ
ン層の表面をパターン部の高さ分だけ除去する。その結
果、パターン部のシリコン層が残存し、バターニングが
行われる。

また、ＲＩＥ等のドライエツチングも広く採用されてい
る。このドライエツチングは形状制御性。

寸法精度性に優れているので、素子の微細化に好適とさ
れる。

（発明が解決しようとする課題〕 ところが、上述のウェットエツチングにおいて、ＨＮ　
Ｏ３系のエツチング液を用いる場合、エンチング速度が
エツチング液の濃度や反応温度等の条件に強く依存する
ために、深さ方向のエツチングの進行を制御することは
非常に困難である。一方、ＫＯ］１系等のアルカリ系の
エツチング液を用いる場合には、エツチングが進行する
方向に面方位依存性があるため、形状制御が難しいとさ
れている。

このように、ウェットエツチングでは形状制御性に乏し
いという欠点がある。

また、トライエツチングでは形状制御性は優れているも
のの、エツチングによってシリコン層の表面に結晶欠陥
が生じるという問題がある。

そこで、本発明は、かかる従来の実情に鑑みて提案され
たものであって、形状制御性にイ１れ、結晶欠陥が少な
い単結晶′＋半導体層バターニングが行われる半導体装
置の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、上述の目的を達成す
るために提案されたものである。

即ち、単結晶半導体層上に所定のパターンの半導体酸化
膜を形成し、次いで熱酸化することを特徴とする。

上記単結晶半導体層としては、例えば単結晶シリコン層
等が挙げられる。上記半導体酸化膜は該半導体酸化膜が
形成される領域の上記単結晶半導体層の表面が酸化され
るのを抑えるために形成され、この半導体酸化膜の材料
としては、例えばシリコン酸化膜等が挙げられる。

〔作用） 本発明では、単結晶半導体層上に所定のパターンの半導
体酸化膜を形成する。この半導体酸化膜が形成された領
域以外の領域では、上記単結晶半導体層が露出する。そ
して、全面熱酸化を行う。

この熱酸化により、上記単結晶半導体層が露出した領域
では、この単結晶半導体層の表面に雰囲気中の酸素がと
り込まれて酸化膜が形成される。

この時、深さ方向に反応が進行するので、上記酸化膜は
初期の単結晶半導体層の表面よりも深い領域まで形成さ
れる。一方、所定のパターンの半導体酸化膜が形成され
た領域では、その半導体酸化膜の下部の単結晶半導体層
が酸素をとり込みにくいため、酸化の初期の段階では、
上記単結晶半導体層の表面の酸化速度は露出した領域に
比べて遅くなる。その結果、上記単結晶半導体層の表面
には段差が生じる。この段差により上記単結晶半導体層
がバターニングされた如くなる。

一般に、熱酸化によって得られる酸化膜の膜厚は反応の
ごく初期を除いて酸化時間の平方根に比例する。故に、
酸化時間を十分に長くとると、上記単結晶半導体層の表
面に生じた段差、即ち各領域で形成される酸化膜の膜厚
差は一定値に収束する。従って、酸化時間が十分に長い
範囲では、酸化時間に係わらず上記膜厚差がほぼ一定と
なるので、上記単結晶半導体層のパターンの高さを制御
することが可能である。また、上記膜厚差が常にほぼ一
定となるので、複雑な酸化時間の設定を必要とせずに、
パターンの高さのバラツキを少なくして寸法精度性を改
善することができる。

〔実施例） 本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例は所定のパターンのシリコン酸化膜を用いてシ
リコン基板の表面のバターニングを行う例である。

先ず、シリコン基板１上にＣＶＤ法等によりシリコン酸
化膜２を形成する。そして、シリコン酸化膜２を所定の
パターンに形成するためのマスクを用いてエツチングを
行う。このエツチングにより、第１図（ａ）に示すよう
に、シリコン基板１上に所定のパターンのシリコン酸化
膜２が残存され、このシリコン酸化膜２が形成された領
域Ａ以外の領域Ｂでシリコン基板ｌが露出する。上記シ
リコン酸化膜２の膜厚はＸとされる。

続いて、全面熱酸化を行う。この熱酸化により、第１図
（ｂ）に示すように、上記領域Ｂでは、露出したシリコ
ン基板１の表面にシリコン酸化膜３が形成される。この
シリコン酸化膜３は膜厚の約５５％がシリコン基板ｌ上
に成長し、残りの約４５％がシリコン基板１の深さ方向
に成長する。このようにシリコン酸化膜３が深さ方向に
成長するので、この領域Ｂではシリコン基板１の表面は
反応前よりも低くなる。一方、シリコン酸化膜２が形成
された領域Ａでは、このシリコン酸化膜２の下部のシリ
コン基板１が酸素をとり込みにくいため、酸化の初期の
段階では、シリコン基板ｌの表面の酸化速度が遅くなり
、シリコン基板１の表面は僅かに酸化されてΔＸの膜厚
のシリコン酸化膜４が形成される。即ち、領域Ａではシ
リコン基板ｌ上にシリコン酸化膜４とソリコン酸化膜２
が積層される。

上述のように、領域Ｂの方が領域Ａよりも速くシリコン
基板１の表面の酸化が進行する。その結果、領域Ｂでは
領域Ａよりも深い領域までシリコン基板ｌの表面が酸化
されるので、シリコン基板ｌの表面には段差ｄが生しる
。また、ソリコン酸化１１！２とシリコン酸化膜３の間
に生しる段差は１１とする。

ここで、上述の熱酸化過程におけるシリコン酸化膜３．
４の成長の様子について検討する。一般に、熱酸化によ
って得られるシリコン酸化膜の膜厚は反応のごく初期を
除いて酸化時間ｔの平方根に比例することが知られてい
る。従って、シリコン基板１の溝部の深さｄ及びシリコ
ン酸化膜２とシリコン酸化膜３の間の段差りは次式のよ
うに表せる。

ｄ＝ｋｘ（１＋、ｒｔ／ｌ。−Ｊ′１＋ｔ／ｌｏ）　　
　　　　　（１１ｈ＝ｋｘ　［１（１／ｋ　　１）（ｖ
’を八ｏ　　Ｊｌ　＋　ｔ／ｌｏ）　（２）なお、ｋは
係数であり、ｔｏはｌ１９厚Ｘのシリコン酸化ＩＩ９．
２を形成するために要した時間である。

これらの（１）式、（２）式を用いて酸化時間と溝部の
深さｄ及び段差りの関係を第２図に示す。第２図中、横
軸は１　／　１　、とじ、縦軸はシリコン酸化膜２の初
！＋ｌ］ｌＩ９厚Ｘに対する深さｄ及び段差りである。

第２図に示すように、ｔ＞ｔｏの範囲では深さｄ及び段
差りの変化が比較的緩やかであり、更に、酸化時間ｔが
十分長い範囲では、深さｄ及び段差りはほぼ一定値に収
束する。従って、酸化時間を十分に長くとると、深さｄ
及び段差りは複雑な酸化時間の設定を必要とせずに、シ
リコン基板ｌのパターン部を一定の高さに形成すること
が可能であり、そのバラツキも小さい。

続いて、シリコン酸化１９２．３．４のエツチングを行
う。このエツチングにより、シリコン酸化膜２．３．４
が除去され、シリコン基板１が露出する。上述のような
熱酸化によって領域Ａと領域Ｂの間には段差ｄが生して
いるので、上記シリコン基板１の表面は領域Ｂで深さｄ
を有する溝部となり、領域へでパターン部となり、シリ
コン基板１がバターニングされたことになる。このよう
なバターニングはシリコン基板１とシリコン酸化膜２の
酸化速度の差を利用して行われるので、シリコン基＋Ｆ
１．ｌにドライエツチングを行った時のような結晶欠陥
が生じる虞れがない。

なお、本実施例はＳｏｌ構造を有するＭＯＳトランジス
タに適用して好適である。即ち、第４図に示すように、
シリコン基板７の一方の面と上述のようにバターニング
されたシリコン基板ｌ上に形成されるシリコン酸化膜６
の平坦化された面とが貼り合わせられる。上述のバター
ニングされたシリコン基板１のパターン部にはＭＯＳト
ランジスタのチャンネル領域が形成され、上記溝部には
シリコン酸化膜６が埋め込まれる。このシリコン酸化膜
６はシリコン基板１のパターン部を囲んで形成され、素
子分離領域とされる。上記シリコン基板ｌは寸法精度良
く形成されるので、信頬性に優れたＭＯＳトランジスタ
が形成される。

第２の実施例 本実施例は所定のパターンのシリコン酸化膜の側壁にシ
リコン窒化膜を形成して全面熱酸化を行い、より形状制
ｊｎ性に優れたバターニングを行う例である。

先ず、第３図（ａ）に示すように、第１の実施例と同様
にシリコン基板１１上に所定のパターンのシリコン酸化
１１ｆｆ１２を形成する。

そして、第３１（ｂ）に示すように、ＣＶＤ法等により
、全面にシリコン窒化膜１５を形成した後、全面工、チ
ハノクを行う。これにより、第３図（ｃ）に示すように
、シリコン酸化膜１２の側壁にシリコン窒化膜１５が残
存され、このシリコン窒化膜１５を含むシリコン酸化［
１２が形成された領域以外の領域でシリコン基板１１が
露出する。なお、シリコン窒化膜１５は０２や０１１等
を通さない膜であればこれに限らない。

続いて、全面熱酸化を行う。この熱酸化により、第３図
（ｄ）に示すように、露出したシリコン基板１１上に約
５５％、シリコン基板１１中に約４５％の割合でシリコ
ン酸化膜１３が形成される。このようにシリコン酸化膜
１３が深さ方向に成長するので、露出したシリコン基板
１１の表面は反応ｎｊ１よりも低くなる。一方、シリコ
ン酸化ＩＦＪ　１２が形成された領域では、このシリコ
ン酸化膜１２の下部のシリコン基板１１が酸素をとり込
みにくいため、酸化の初期の段階では、シリコン基板１
１の表面の酸化速度は遅く、シリコン基板１１の表面は
僅かに酸化されて薄膜のシリコン酸化膜１４が形成され
る。即ち、露出したソリコン基板１１上にシリコン酸化
膜１４とシリコン酸化膜１２が順次積層される。

上述のように、シリコン基板１１が露出した領域ではシ
リコン酸化膜１２が形成された領域よりも速くシリコン
基板１１の表面の酸化が進行するので、シリコン基板１
１の表面が深い領域まで酸化されている。その結果、シ
リコン酸化膜１２が形成された領域とそれ以外の領域の
間でシリコン基板１１の表面に段差が生しる。この時、
シリコン酸化膜１２の側壁にシリコン窒化膜１５が形成
されているので、シリコン酸化膜１２の側壁からの０□
や○ｔｉ等の侵入によって上記段差部のシリコン基板１
１の肩部が酸化される虞れがない。

上述のようなシリコン基板１１の表面の段差は酸化時間
の経過と伴に緩やかに大きくなり、酸化時間が十分に長
くなるとシリコン酸化膜１２の初期膜厚の４５％程度に
達する。従って、酸化時間を十分に長くとれば、段差は
シリコン酸化膜１２の初期膜厚から求められる。これに
より、複雑な酸化時間の設定を必要とせずにシリコン基
板１１の表面に一定の段差を形成することが可能である
。

また、酸化時間を調節すれば、段差はシリコン酸化膜１
２の初期膜厚の２０〜４０％程度の範囲で制？１１ｔす
ることが可能である。

続いて、エツチングを行ってシリコン酸化膜１２．１３
．１４を除去する。その結果、シリコン基板１１が露出
する。このシリコン基１反１１には上述のような段差が
生じているので、シリコン基板１１が露出した領域で溝
部とされ、シリコン酸化膜１２が形成された領域でパタ
ーン部とされる。

即ち、シリコン基板１１はパターニングされたことにな
る。このようなパターニングは熱酸化によって行われる
ので、シリコン基板１１にはドライエンチングを行った
時のような結晶欠陥が生じる虞れがない。また、シリコ
ン基板ＩＩの肩部の酸化が防止されるので、形状制御性
が向上し、より信頼性に優れたパターニングが可能とな
る。

なお、上記シリコン窒化膜１５を形成する前にシリコン
酸化膜１２の側壁に薄膜のシリコン酸化膜やポリシリコ
ン膜等のシリコン基体１１に及ぼすストレスが小さい材
料からなるサイドウオール膜を形成してもよい。このよ
うな２層構造のサイドウオール膜を形成することにより
、パターン形状が著しく改善される。

〔発明の効果〕

上述のように、本発明では単結晶半導体層と半導体酸化
膜の酸化速度の差を利用したパターニングを行うので、
単結晶半導体層の表面の結晶性がダメージを受ける虞れ
がない。また、形状制御性寸法精度性に優れたパターニ
ングが行えるので、微細パターンにおいても信頼性に優
れた加工技術が堤供される。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｂ）は本発明の半導体装置の
製造方法の第１の実施例を製造工程順に従って説明する
ためのそれぞれ概略断面図、第２図は酸化時間１／１．
に対するシリコン酸化膜の膜厚の変化を示す図であり、
第３図（ａ）乃至第３図（ｄ）は上記半導体装置の製造
方法の第２の実施例を説明するためのそれぞれ概略断面
図である。第４図は第１の実施例を適用して製造される
半導体装置の断面図である。 １　・　・　・シリコン基半反 ２・・・シリコン酸化膜 ３・・・シリコン酸化膜 ４・・・シリコン酸化膜

Claims (1)

【特許請求の範囲】
1. 単結晶半導体層上に所定のパターンの半導体酸化膜を形
   成し、次いで熱酸化することを特徴とする半導体装置の
   製造方法。