JPH03211838A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03211838A JPH03211838A JP746190A JP746190A JPH03211838A JP H03211838 A JPH03211838 A JP H03211838A JP 746190 A JP746190 A JP 746190A JP 746190 A JP746190 A JP 746190A JP H03211838 A JPH03211838 A JP H03211838A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pads
- bonding
- compression
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 14
- 238000005520 cutting process Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000002788 crimping Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フィルムやガラス等の実装基板上に形成され
た電極と半導体装置側の電極とを圧着接着させる工法を
用いて、実装される半導体装置に関するものである。
た電極と半導体装置側の電極とを圧着接着させる工法を
用いて、実装される半導体装置に関するものである。
従来の技術
電子回路の高密度実装化に伴ない、半導体装置側の電極
を、ガラス基板上に形成された電極と接着するＣＯＧ
（チップオングラス）工法およびフィルム上の電極と接
着するＴＡＢ（テープオートメイテッドホンティング）
工法等の実装技術が、今日用いられている。
を、ガラス基板上に形成された電極と接着するＣＯＧ
（チップオングラス）工法およびフィルム上の電極と接
着するＴＡＢ（テープオートメイテッドホンティング）
工法等の実装技術が、今日用いられている。
第２図は、前記実装の工法に用いられる半導体装置の上
面図を示したものである。■は、半導体装置をチップに
切り分けるための切削領域、２は電子回路の作り込まれ
た能動領域、３．４は半導体装置の外部回路と接続され
るパッドであり、このうちパッド４は偏在して配置され
たパッドの１つである。
面図を示したものである。■は、半導体装置をチップに
切り分けるための切削領域、２は電子回路の作り込まれ
た能動領域、３．４は半導体装置の外部回路と接続され
るパッドであり、このうちパッド４は偏在して配置され
たパッドの１つである。
第３図は、前記ＣＯＧ工法により半導体装置を実装した
時の接着部分の断面図である。１０はガラス基板、１１
はガラス基板１０上にもうけられた電極、１２は半導体
装置基板、１３は半導体装置基板１２上の配線金属層、
１４は半導体装面基板１２上の絶縁保護膜、１５は配線
金属層１３゜絶縁保護膜１４で構成されたパッド上に形
成された突起電極である。
時の接着部分の断面図である。１０はガラス基板、１１
はガラス基板１０上にもうけられた電極、１２は半導体
装置基板、１３は半導体装置基板１２上の配線金属層、
１４は半導体装面基板１２上の絶縁保護膜、１５は配線
金属層１３゜絶縁保護膜１４で構成されたパッド上に形
成された突起電極である。
電極１１と突起電極１５との間に導電性接着剤１６を用
い、ガラス基板ＩＯと半導体装置基板１２を圧着するこ
とにより実装される。このため圧着こより各端子ごとに
、印加される荷重の大きさにより接着強度、抵抗値等の
パラメータが変化する。ＴＡＢ工法も同様である。した
がって、第２図に示すパッド配置の半導体装置を前記工
法により実装した場合、圧着時の印加荷重は、−様に配
置され、パッド数の多い側にあるパッド３より、偏在し
、かつパッド数の少ない側にあるパッド４の方が大きく
なる。
い、ガラス基板ＩＯと半導体装置基板１２を圧着するこ
とにより実装される。このため圧着こより各端子ごとに
、印加される荷重の大きさにより接着強度、抵抗値等の
パラメータが変化する。ＴＡＢ工法も同様である。した
がって、第２図に示すパッド配置の半導体装置を前記工
法により実装した場合、圧着時の印加荷重は、−様に配
置され、パッド数の多い側にあるパッド３より、偏在し
、かつパッド数の少ない側にあるパッド４の方が大きく
なる。
発明が解決しようとする課題
半導体装置を前記圧着工法により実装した場合、パッド
の数２間隔、装置によっては接着強度や抵抗等のパラメ
ータの端子間偏差が大きくなり、信頼性に問題が生じる
。最悪の場合、荷重の加わり方によっては、接着のｊ？
ｌＩ ｍを生じる等、製造歩留りを下げるという問題が
あった。
の数２間隔、装置によっては接着強度や抵抗等のパラメ
ータの端子間偏差が大きくなり、信頼性に問題が生じる
。最悪の場合、荷重の加わり方によっては、接着のｊ？
ｌＩ ｍを生じる等、製造歩留りを下げるという問題が
あった。
本発明は上：［ｌ！、従来の問題点を解決するもので、
圧着工法による前記パラメータの端子間偏差を小さ（し
、信頼性および歩留りを向上することのできる半導体装
置を提供することを目的とする。
圧着工法による前記パラメータの端子間偏差を小さ（し
、信頼性および歩留りを向上することのできる半導体装
置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体装置は、外部
回路との接続に供されるパッドの他、接続には供されな
いパッドを有する構成をもつ。
回路との接続に供されるパッドの他、接続には供されな
いパッドを有する構成をもつ。
作用
この構成により、半導体装置のパッド配置の偏在を避け
、−様な配置とすることにより、圧着工法における印加
荷重等の物理的要因の平均化を図ることができ、接着強
度、抵抗値等のパラメータの端子間偏差を小さくし、工
程を安定化して、信頼性や歩留りを向上させることがで
きる。
、−様な配置とすることにより、圧着工法における印加
荷重等の物理的要因の平均化を図ることができ、接着強
度、抵抗値等のパラメータの端子間偏差を小さくし、工
程を安定化して、信頼性や歩留りを向上させることがで
きる。
実施例
以下、本発明の一実施例につき、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における半導体装置の上面図
を示すものである。第１図において、１は切削領域、２
は能動領域、３，４は半導体装置の外部回路と接続され
るパッドで、これらは従来例の構成と同じである。２０
は従来例の構成に追加して配置された外部回路とは接続
されない疑似的なパッド（以下ダミーパッドという）で
ある。
を示すものである。第１図において、１は切削領域、２
は能動領域、３，４は半導体装置の外部回路と接続され
るパッドで、これらは従来例の構成と同じである。２０
は従来例の構成に追加して配置された外部回路とは接続
されない疑似的なパッド（以下ダミーパッドという）で
ある。
ダミーパッド２０は、少なくとも１組の対辺の、おのお
のの近傍に、半導体装置のパッド配置を偏在させること
なく−様になるよう配置されている。
のの近傍に、半導体装置のパッド配置を偏在させること
なく−様になるよう配置されている。
この結果、上記構成の本実施例は、実装基板との圧着時
において、ダミーパッド２０をもうけたことによる−様
なパッド配置により、印加荷重が分散し、各端子へ平均
化される。したがって圧着工法における一部端子での接
着の剥離等の問題が解消し、前記パラメータの端子間偏
差が小さくなるから、製造歩留り、信頼性ともに向上す
る。
において、ダミーパッド２０をもうけたことによる−様
なパッド配置により、印加荷重が分散し、各端子へ平均
化される。したがって圧着工法における一部端子での接
着の剥離等の問題が解消し、前記パラメータの端子間偏
差が小さくなるから、製造歩留り、信頼性ともに向上す
る。
なお、上記実施例では、パッド配置を「偏在することな
（−様に」と表現したが、例えば、すべてのパッドを半
導体装置の二軸に対し対称に、等間隔に配置すれば前述
した効果が最大となる。
（−様に」と表現したが、例えば、すべてのパッドを半
導体装置の二軸に対し対称に、等間隔に配置すれば前述
した効果が最大となる。
発明の効果
本発明は、半導体装置のパッドに、外部回路との接続に
供する目的以外のダミーパッドを追加することにより、
実装基板上に半導体装置を圧着する工程で、歩留り及び
信頼性を向上させることのできる優れた半導体装置を実
現できるものである。
供する目的以外のダミーパッドを追加することにより、
実装基板上に半導体装置を圧着する工程で、歩留り及び
信頼性を向上させることのできる優れた半導体装置を実
現できるものである。
第１図は本発明の一実施例における半導体装置の上面図
、第２図は従来の半導体装置の上面図、第３図はＣＯＧ
工法によ辱接着部分の断面図である。 １・・・・・・切削領域、２・・・・・・能動領域、３
．４・・・・・・パッド、１０・・・・・・ガラス基板
、１１・・・・・・電極、１２・・・・・・半導体装置
基板、１３・・・・・・配線金属層、１４・・・・・・
絶縁保護膜、１５・・・・・・突起電極、１６・・・・
・・導電性接着剤、２０・・・・・・ダミーパッド。
、第２図は従来の半導体装置の上面図、第３図はＣＯＧ
工法によ辱接着部分の断面図である。 １・・・・・・切削領域、２・・・・・・能動領域、３
．４・・・・・・パッド、１０・・・・・・ガラス基板
、１１・・・・・・電極、１２・・・・・・半導体装置
基板、１３・・・・・・配線金属層、１４・・・・・・
絶縁保護膜、１５・・・・・・突起電極、１６・・・・
・・導電性接着剤、２０・・・・・・ダミーパッド。
Claims (1)
- 配線金属層の一部で形成された電極と、前記電極内の中
央付近を開口させて形成された絶縁保護膜を有する端子
電極のうち、外部回路との接続に供されるものと、接続
には供されないものとを有することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP746190A JPH03211838A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP746190A JPH03211838A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211838A true JPH03211838A (ja) | 1991-09-17 |
Family
ID=11666458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP746190A Pending JPH03211838A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025008730A (ja) * | 2023-07-06 | 2025-01-20 | 日本特殊陶業株式会社 | 配線基板 |
-
1990
- 1990-01-17 JP JP746190A patent/JPH03211838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025008730A (ja) * | 2023-07-06 | 2025-01-20 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| CN100561737C (zh) | 中心焊点芯片的叠层球栅极阵列封装件及其制造方法 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03211838A (ja) | 半導体装置 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JPH0511660B2 (ja) | ||
| JPH0440277Y2 (ja) | ||
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3395926B2 (ja) | 電極装置 | |
| JPH0526747Y2 (ja) | ||
| JPS6115587B2 (ja) | ||
| JPH02222598A (ja) | 半導体装置モジュール | |
| JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 | |
| JPS63117437A (ja) | 半導体チツプ | |
| JPS63107126A (ja) | 半導体装置 | |
| JP2024508822A5 (ja) | ||
| JPH01273327A (ja) | 半導体装置の製法 | |
| JPH03112156A (ja) | 混成集積回路装置 |