JPH03211856A - 半導体装置製造データのシフト量の検査方法 - Google Patents
半導体装置製造データのシフト量の検査方法Info
- Publication number
- JPH03211856A JPH03211856A JP2007842A JP784290A JPH03211856A JP H03211856 A JPH03211856 A JP H03211856A JP 2007842 A JP2007842 A JP 2007842A JP 784290 A JP784290 A JP 784290A JP H03211856 A JPH03211856 A JP H03211856A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing data
- pattern
- semiconductor device
- shift amount
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造工程においてコンピュータ支援設計に
よって設計されたレイアウトデータから製造データを作
成する場合のデータのシフト量を検査する方法に関し、 シフト量の検査に用いることが可能な検査パターンを製
造データ中に作成しておき、この検査パターンのシフト
量を検査することにより、簡単且つ容易にシフ１−（ｊ
ｔの検査を行うことが可能となる半導体装置製造データ
のシフト量の検査方法の堤を目的とし、 論理記号を用いる設計によって形成された論理回路図を
用いてレイアウト設計図を作成し、該レイアウト設計図
からパターンを形成する製造データにおいて、該製造デ
ータにおけるパターンのシフト量を検査する場合の基準
となる検査パターンを、前記製造データの一部に形成す
るよう構成する。
よって設計されたレイアウトデータから製造データを作
成する場合のデータのシフト量を検査する方法に関し、 シフト量の検査に用いることが可能な検査パターンを製
造データ中に作成しておき、この検査パターンのシフト
量を検査することにより、簡単且つ容易にシフ１−（ｊ
ｔの検査を行うことが可能となる半導体装置製造データ
のシフト量の検査方法の堤を目的とし、 論理記号を用いる設計によって形成された論理回路図を
用いてレイアウト設計図を作成し、該レイアウト設計図
からパターンを形成する製造データにおいて、該製造デ
ータにおけるパターンのシフト量を検査する場合の基準
となる検査パターンを、前記製造データの一部に形成す
るよう構成する。
本発明は、半導体装置の製造方法に係り、特に半導体装
置の製造工程においてコンピュータ支援設計によって設
計されたレイアウトデータから製造データを作成する場
合のデータのシフｌ−１を検査する方法に関するもので
ある。
置の製造工程においてコンピュータ支援設計によって設
計されたレイアウトデータから製造データを作成する場
合のデータのシフｌ−１を検査する方法に関するもので
ある。
一般的に半導体装置の製造においては、設計工程と製造
工程とは分離されており、製造側では製造データのシフ
ト量の充分な検査を行うことができないのが現状である
。
工程とは分離されており、製造側では製造データのシフ
ト量の充分な検査を行うことができないのが現状である
。
以上のような状況から製造側において製造データのシフ
ト量の充分な検査を行うことができる半導体装置製造デ
ータのシフト量の検査方法が要望されている。
ト量の充分な検査を行うことができる半導体装置製造デ
ータのシフト量の検査方法が要望されている。
従来の半導体装置製造データのシフト量の検査方法を第
４図により説明する。
４図により説明する。
従来の半導体装置製造データにシフト量を付加して形成
した素子形成部のパターン１１を第４図に示す。
した素子形成部のパターン１１を第４図に示す。
このように半導体装置製造データにシフト量を付加した
場合には、製造過程においては基本的にはシフト量の検
査を行うことができないので、万一付加するシフト量に
誤りがあっても、殆どの場合このデータによってマスク
を作成した後にこのマスクによって始めてシフト量の誤
りを発見している。
場合には、製造過程においては基本的にはシフト量の検
査を行うことができないので、万一付加するシフト量に
誤りがあっても、殆どの場合このデータによってマスク
を作成した後にこのマスクによって始めてシフト量の誤
りを発見している。
以上説明した従来の半導体装置製造データのシフｉｔの
検査方法においては、半導体装置の製造段階で用いられ
ているデータのシフト処理結果の検査を行う方法には適
当なものがなく、製造過程においては基本的にはシフト
量の検査を行うことができないので、殆どの場合このデ
ータによってマスクを作成した後にこのマスクによって
始めてシフトｆｊｔの誤りを発見しているという問題点
があった。
検査方法においては、半導体装置の製造段階で用いられ
ているデータのシフト処理結果の検査を行う方法には適
当なものがなく、製造過程においては基本的にはシフト
量の検査を行うことができないので、殆どの場合このデ
ータによってマスクを作成した後にこのマスクによって
始めてシフトｆｊｔの誤りを発見しているという問題点
があった。
本発明は以上のような状況から、シフトｍの検査に用い
ることが可能な検査パターンを製造データ中に作成して
おき、この検査パターンのシフト量を検査することによ
り、簡単且つ容易にシフト量の検査を行うことが可能と
なる半導体装置製造データのシフト量の検査方法の提供
を目的としたものである。
ることが可能な検査パターンを製造データ中に作成して
おき、この検査パターンのシフト量を検査することによ
り、簡単且つ容易にシフト量の検査を行うことが可能と
なる半導体装置製造データのシフト量の検査方法の提供
を目的としたものである。
本発明の半導体装置製造データのシフト量の検査方法は
、論理記号を用いる設計によって形成された論理回路図
を用いてレイアウト設計図を作成し、このレイアウト設
計図からパターンを形成する製造データにおいて、この
製造データにおけるパターンのシフト量を検査する場合
の基準となる検査パターンを、この製造データの一部に
形成するよう構成する。
、論理記号を用いる設計によって形成された論理回路図
を用いてレイアウト設計図を作成し、このレイアウト設
計図からパターンを形成する製造データにおいて、この
製造データにおけるパターンのシフト量を検査する場合
の基準となる検査パターンを、この製造データの一部に
形成するよう構成する。
即ら本発明においては、論理記号を用いる設計によって
形成された論理回路図を用いてレイアウト設計図を作成
し、このレイアウト設計図からパターンを形成する製造
データの一部分に、この製造データにおけるパターンの
シフｌ−ｌを検査する場合の基準となる検査パターンを
この製造データの一部に形成するので、シフト量を付加
して形成したパターン内の検査パターンの寸法を測定し
、基準となる検査パターンの寸法と比較することによっ
て付加したシフト量を検査することが可能となる。
形成された論理回路図を用いてレイアウト設計図を作成
し、このレイアウト設計図からパターンを形成する製造
データの一部分に、この製造データにおけるパターンの
シフｌ−ｌを検査する場合の基準となる検査パターンを
この製造データの一部に形成するので、シフト量を付加
して形成したパターン内の検査パターンの寸法を測定し
、基準となる検査パターンの寸法と比較することによっ
て付加したシフト量を検査することが可能となる。
以下第１図〜第３図により本発明の一実施例について詳
細に説明する。
細に説明する。
第１図に示す本発明による一実施例により形成したパタ
ーンは、素子形成部のパターンｌと隅部に形成した検査
パターン２とからなり、この検査パターン２は第２図に
示すような１μｍ口のパターンである。
ーンは、素子形成部のパターンｌと隅部に形成した検査
パターン２とからなり、この検査パターン２は第２図に
示すような１μｍ口のパターンである。
このような素子形成部のパターン１と検査パターン２と
を形成する製造データに０．５μ麟のシフト量を付加し
てパターンを形成した場合には第３図に示すようなシフ
ト量が付加された検査パターン１２が形成される。
を形成する製造データに０．５μ麟のシフト量を付加し
てパターンを形成した場合には第３図に示すようなシフ
ト量が付加された検査パターン１２が形成される。
この場合のシフト量は本実施例においては検査パターン
２が１μｍ口であるから、検査パターン１２０寸法を測
定してその寸法が１．５μｍ口ならば０．５μｍのシフ
ト量が付加されていることを確認することが可能となる
。
２が１μｍ口であるから、検査パターン１２０寸法を測
定してその寸法が１．５μｍ口ならば０．５μｍのシフ
ト量が付加されていることを確認することが可能となる
。
このように素子形成部のパターン１の一部に検査パター
ン２を形成しておくことにより、半導体装置製造データ
のシフト量の検査を簡単且つ容易に行うことが可能であ
る。
ン２を形成しておくことにより、半導体装置製造データ
のシフト量の検査を簡単且つ容易に行うことが可能であ
る。
以上の説明から明らかなように本発明によれば、極めて
簡単な検査パターンを素子形成部のパターンの一部に設
け、製造データにシフト量を付加して形成した検査パタ
ーンの寸法を測定することにより、シフト量を簡単且つ
容易に検査することが可能となる利点があり、著しい経
済的及び、信十ｎ性向上の効果が期待できる半導体装置
製造データのシフト量の検査方法の提供が可能である。
簡単な検査パターンを素子形成部のパターンの一部に設
け、製造データにシフト量を付加して形成した検査パタ
ーンの寸法を測定することにより、シフト量を簡単且つ
容易に検査することが可能となる利点があり、著しい経
済的及び、信十ｎ性向上の効果が期待できる半導体装置
製造データのシフト量の検査方法の提供が可能である。
第１図は本発明による一実施例により形成したパターン
を示す図、 第２図は本発明による一実施例の検査パターンの形状を
示す図、 第３図本発明による一実施例のシフ パターンを示す図、 第４図は従来のパターンを示す図、 である。 図において、 ■は素子形成部のパターン、 ２は検査パターン、 １２は検査パターン、 を示す。 トした検査 ９区 ！Ｊ！ぺ 衿！
を示す図、 第２図は本発明による一実施例の検査パターンの形状を
示す図、 第３図本発明による一実施例のシフ パターンを示す図、 第４図は従来のパターンを示す図、 である。 図において、 ■は素子形成部のパターン、 ２は検査パターン、 １２は検査パターン、 を示す。 トした検査 ９区 ！Ｊ！ぺ 衿！
Claims (1)
- 【特許請求の範囲】 論理記号を用いる設計によって形成された論理回路図を
用いてレイアウト設計図を作成し、該レイアウト設計図
からパターンを形成する製造データにおいて、 該製造データにおけるパターンのシフト量を検査する場
合の基準となる検査パターン（２）を、前記製造データ
の一部に形成することを特徴とする半導体装置製造デー
タのシフト量の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007842A JPH03211856A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置製造データのシフト量の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007842A JPH03211856A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置製造データのシフト量の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211856A true JPH03211856A (ja) | 1991-09-17 |
Family
ID=11676866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007842A Pending JPH03211856A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置製造データのシフト量の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140041817A (ko) | 2011-08-12 | 2014-04-04 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법 |
-
1990
- 1990-01-17 JP JP2007842A patent/JPH03211856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140041817A (ko) | 2011-08-12 | 2014-04-04 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095511A (en) | Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance | |
| JPH03211856A (ja) | 半導体装置製造データのシフト量の検査方法 | |
| JPH07261372A (ja) | パターン検証方法および検証装置 | |
| US7171035B2 (en) | Alignment mark for e-beam inspection of a semiconductor wafer | |
| JP3575512B2 (ja) | パターン検査方法及び装置 | |
| JP2002124447A (ja) | リソグラフィー条件のマージン検出方法および半導体装置の製造方法 | |
| JPH04171709A (ja) | 半導体装置 | |
| JPS5819551Y2 (ja) | フオトマスク | |
| WO2007043470A1 (ja) | 転写生成物、転写生成物の製造方法、転写生成物の配置位置特定方法 | |
| JPS6232783B2 (ja) | ||
| JP2580870B2 (ja) | 検査データの出力方法 | |
| JPS5919318A (ja) | 転写パタ−ンの位置ずれ検査方法および転写パタ−ンマスク | |
| JP3200880B2 (ja) | 半導体装置の組合わせ構造 | |
| KR100224708B1 (ko) | 조립된 칩의 웨이퍼 상의 위치 확인방법 | |
| JPH11344799A (ja) | 半導体装置の製造方法およびハーフトーンマスク | |
| JPS6252849B2 (ja) | ||
| JP2003197756A (ja) | 半導体集積回路 | |
| JPS59151156A (ja) | マスク設計シ−ト | |
| JPS63159854A (ja) | フオトマスク | |
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPH01218037A (ja) | 半導体ウェハの検査方法 | |
| JPS63155686A (ja) | 配線基板およびその製造方法 | |
| JPH03145646A (ja) | パターン検査方法 | |
| JPH03152406A (ja) | パターン検査方法 | |
| JPS61112149A (ja) | 半導体集積回路露光用マスク |