JPH03212888A

JPH03212888A - 半導体記憶装置

Info

Publication number: JPH03212888A
Application number: JP2006152A
Authority: JP
Inventors: Satoru Tezuka; 悟手塚
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-01-17
Filing date: 1990-01-17
Publication date: 1991-09-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はコンピュータの半導体記憶装置に係シ、データ
の読出し書込みを指定した規則に従って行なう半導体記
憶装置に関する。

〔従来の技術〕

従来の半導体記憶装置（メモリ）には、データの読出し
書込み用メモリはＲＡ　Ｍ　（−）ンダム・アクセス・
メモリ）、データの読出し専用メモリはＲＯＭ（リード
・オンリー・メモリ）、さらに、特開昭５９−１５１３
７号公報に記載のように、データの読出し書込みを同時
に行なえるメモリにはデエアルφボート・メモリがあっ
た０〔発明が解決しようとする課題〕上記従来技術は、半導体記憶装置（メモリ）へのデータ
の読出し書込みにおいて、例えば、読出し書込みを交互
に行なう場合、ソフトウェアの制御で実現していたので
、規則的な読出し書込みを行なうデータのハードウェア
によるプロテクトについて考慮がされておらず、この点
に問題があったＯ本発明の主な目的は、規則的な読出し書込みを行なうデ
ータに対し、この規則に合わせたデータの続出し書込み
を行なう半導体記憶装置を提供するととにある＠さらに、他の目的はハードウェアによるデータ・プロテ
クトを実現すること（ある。

〔課題を解決するための手段〕

上記目的を達成するために１本発明は、半導体記憶装置
の中に、Ｍ、出し書込み規則制御部やリード／ライト切
換えスイッチを設けた〇また、データ・プロテクトによるエラー検出のために、
割込み線を設けた口また、読出し書込み規則を登録するためにモード朦を設
けた〇〔作用〕半導体記憶装Ｒ（メモリ）で、読出し書込み規則制御部
は、データ記憶部のデータの読出しと書込みの規則を制
御する。例えば、読出し書込みを交互にする・また、読
出しを五回した後、書込みを二回する。これをくシ返す
などである。

また、このような規則を登録するために、モード線を設
け、同一アドレスで読出し書込み規則制御部とデータ記
憶部のデータバスのアクセスを切換え、続出し書込み規
則制御部に上記の順序規則等を登録する。

さらに、このような規則に反するデータの読出し書込み
があった場合には、割込み線を設けて、エラーが起った
ことを知らせる・これらによって、半導体記憶装置へのデータの読出し書
込みが登録された規則に従って動作し、この規則に反す
る場合には、割込みによシェラ−が起ったことを知らせ
るので、ハードウェアによってデータ・プロテクトがで
き、データは壊されないＯ〔実施例〕以下、本発明の実施例を図面によシ説明する・第２図に
１本発明の読出し書込みを規則的に行なう半導体記憶装
置（メモリ）を用いたコンビエータ・システムの一実施
例を示す０なお、同図において、１は本発明の読出し書込みを規則
的に行なう半導体記憶装置、２はＲＡ　Ｍ。

３はＲＯＭ、４はＭＰＵ　（マイクロ・プロセッサ）、
５はＣＲＴ　（カソード・レイ・チ為−ブ）、６はＫＢ
（キー悔ボード）、７はＤＩＳＫ（ディスク）、８はシ
リアル、９はシステム・バス、１０はローカル争バスで
ある。

同図において、ＭＰＵＩはＲＯＭ１．ＲＡＭ１を使って
ＣＲＴ５．　　にＢ６．ＤＩＳＫ７を制御し、ＭＰＵ２
はＲＯＭ２．ＲＡＭ２を使ってシリアル８を制御する０
ここで、ＭＰＵＩ側をシステム、ＭＰＵ２＠をシリアル
と呼ぶ・本発明の読出し書込みを規則的に行なう半導体記憶装置
を従来のＲＡＭに置換えた場合、システム側のＲＡＭ１
にあるデータをシリアル８を使ってデータを送信すると
きの制御とデータの流れを同図、並びに、第３図、第４
図のフローチャートを用いて以下に記す。

ＭＰＵ１はＲＡＭ１にあるデータを第３図の７０−チャ
ートに従って１のＲＡＭヘライトする（２１）ｏつまシ
、１のＲＡＭが占有できるかどうかを調べ（２２）占有
できたら、次のリード／ライト・フラグを調べ（２５）
ライト−フラグであれば１のＲＡＭへデータをライトす
る（２４）。

そして、リード／ライト拳７ラグをリード・７ラグとし
く２５）１のＲＡＭの占有を゛解除する（２６）。

また、１のＲＡＭが占有できないときは待ち処理（２ｔ
３）を経て、再度、占有処理（２２）を行なう・さらＩ
ｃ％　ライト−７ラグで彦いときは、すでに１のＲＡＭ
を占有している（２２）ので、これを解除しく２９）待
ち処理（５０）を経て再度占有処理（２２）から始める
Ｏ一方、ＭＰＵ２は１のＲＡＭにあるデータを第４図のフ
ローチャートに従って１のＲＡＭからデータをリードす
る（３１）。つまシ、１のＲＡＭが占有できるかどうか
を調べ（５２）占有できたら１次のり−ド／ライト・フ
ラグを調べ（５３）リード・フラグであれば１のＲＡＭ
からデータをリードする（３４）。そして、リード／ラ
イト−フラグをライト・フラグとし、（５５）１のＲＡ
Ｍの占有な解除する（３６）。また、１０ＲＡＩＪが占
有できないときはＭＰｔＪｌとちがってＭＰＵ２はシリ
アル専用なので、待ち処理をせず再度占有処理（３２）
を行なう。さらに、リード・フラグでないときはすでに
１のＲＡＭを占有している（３２）ので、これを解除し
、ＭＰＵ２はシリアル専用なので、待ち処理をせず再度
占有処理（３２）から始める。

本発明の読出し書込みを規則的に行なう半導体記憶装置
１の一実施例を第１図で説明する。

同図において、１は半導体記憶装置、１０はリード／ラ
イトを交互に行なうリード／ライト切換えスイッチ、１
１は従来のＲＡＭ、１２はシステム側のアドレスバス、
１３はシリアル側のアドレスバス、１４はシステム側の
ライト用データバス、１５はシリアル側のリード用デー
タバス、１６はシステム側のライトだ対する例外割込み
線、１７はシリアル側のリードに対する例外割込み線、
１８はシステム側のライト線、１９はシリアル側のリー
ド線である〇この半導体記憶装Ｒ１は、リード／ライト切換えスイッ
チ１０によシ読出し書込みを交互に行なう。いま、第１
図の状態はシステム側のライトが許可され、シリアル側
のリードに対しては例外割込みを起こす。つまυ、シス
テム側からライト信号をライト線１８に出し、アドレス
をアドレスバス１２に送り、データをデータバスに送れ
ばＲＡＭ１ｔにデータの書込みが行なわれる◎逆に、シ
リアル側からリード信号をリード線１９に出すと、その
信号がリードの例外割込みＲ１７に割込み信号を出す。

また、スイッチ１０の接続が切換わると、リード／ライ
トの関係は逆になる。

なお、システム側とシリアル側はＭＰＵが別なので、非
同期に動作できる。

そこで、この半導体記憶装置１を第２図の１に置く場合
、システム側のＲＡｌｊにあるデータをシリアル８を使
ってデータを送信するときの制御とデータの流れを同図
、並びに、第５図、第６図の７０−チャートを用いて以
下に記す。

ＭＰＵ１はＲＡＭＩにあるデータを第５図のフローチャ
ートに従って半導体記憶装置１ヘライトする（４０）Ｏ
′）ｔ！ｔ、半導体記憶装置１は、上記で説明したとお
シ、読出し書込みを交互に行なう機能とこれに反したと
き例外割込みを起こす機能がついているので、いきなυ
、ライトをして（４１）終わる（４２）。このとき、半
導体記憶装置１が第１図のようにライトができる状態で
あれば、ライト動作をして終了するが、とのとき、リー
ドができる状態であれば、ライトの例外割込みが起こる
。

この例外割込みに対する割込み処理は第５図にあるとお
ｐ（４３）％ａｂアドレスをハンドラ（４６）にしてリ
ターン（４５）する。ハンドラはその時の状！Ｆ１４に
応じてスケジユーラ（４７）、終了（４８）、または、
再び半導体記憶装置１へのライトのどれかを実行する。

一方、ＭＰＵ２ｄ半導体記憶装置１にあるデータを第６
図の７０−チャートに従って半導体記憶装置１からデー
タをリードする（５１）。これはＭＰＵ１と同様に、い
きなシ、リードをして（５２）終わる（５３）。このと
き、半導体記憶装置１が第１図のようでなく、リードが
できる状態であれば、リード動作をして終了するが、こ
のとき、ライトができる状態であれば、リードの例外割
込みが起こシ、割込み処理へ制御が移る（５４）。この
割込み処理では、戻シアドレスを再び半導体記憶装置１
へのリード処理にして（５５）リターン（５６）する。

これは％　ＭＰＵ２がシリアル専用であるのが理由であ
る。

以上よ）、第５図、第４図の従来方式より第１図の本発
明の半導体記憶装置１を用いた第５図。

第６図の方式の方が、ソフトウェアのオーバーヘッドが
少なく高速である。

さらに、半導体記憶装置１は第１図の実施例のみならず
、第７図、第８図の実施例も考えられる。

まず、第７図はシングルＭＰｔｌのとき、胱出し書込み
を交互に行なう半導体記憶装置１である。

同図において、６１はアドレスバス、６２はデータバス
、６３はＲＡＭ、６４はライト線、６５はリード線、６
６はＯＲ回路、６７は割込み線、６８はリード／ライト
を交互に行なうリード／ライト切換えスイッチである。

いま、ライト線に信号が送られてくるとスイッチ６８は
つながっているのでＲＡＭ６５にデータを書き込む。逆
に、リード線に信号が送られてくるとスイッチが切れて
いるのでＲＡＭ　６５からデータを続出せず、ＯＲ回路
６６を通シ割込み線６７に信号を出す・以上の動作によって、続出し書込みを交互に行なう半導
体記憶装置１となる。

では、次に第８図の実施例について説明する。

同図において、７０はデータ記憶部、７１は読出し書込
み規則制御部、７２はアドレスバス、７３はデータバス
、７４は読出し許可線、７５は書込み許可線、７６はラ
イト線、７７はリード線、７８は割込み線、７９はモー
ド線である◇ この半導体記憶装置」は、任意の胱出し書込み規則を登
録し、この規則に従って読出し書込みを行なう。この規
則だ反する場合には、割込みを起こす。

では、任意の続出し書込み規則の登録はモード信号を登
録状態にしてライト信号を出すと、アドレスバス７２、
データバス７３は読出し書込み規則制御部７１をアクセ
スする。そして、登録に必要なデータをライトする０次
に、モード信号をリード／ライト状態にすると、アドレ
スバス７２、データバス７３はデータ記憶部７０をアク
セスする。そして、リード、または、ライト信号を送る
と、胱出し書込み規則制御部で、リード、または、ライ
トを受付けてよいかを判断し、よけれはＩＪ　＋ド信号
に対して読出し許可７４を送シ、また、ライト信号に対
して書込み許可７５を送る。その後、データ記ｔｔ部ｙ
　ｏのデータをアドレスバス７２の値をもとに続出し書
込みをデータバス７３を用いて行なう。

以上によう、任意の読出し書込み規則を行危う半導体記
憶装置１が実現する。

さらに、第１図、第７図、第８図の半導体記憶装置１を
チップ化することも容易に考えられる◎〔発明の効果〕本発明は、以上説明し九よりに構成されているので以下
に記載されるような効果を奏する。すなわち、リード／
ライトの切換えスイッチを設けること罠より、半導体記
憶装置（メモリ）が読出し書込みを規則的に行なうこと
ができる〇また、読出し書込み規則制御部を設けること
によシ、半導体記憶装置（メモリ）が任意の読出し書込
みを規則的に行なうことができる・割込み線を設けるこ
とで、データへの誤ったアクセスに対するエラー検出が
できる。

また、モード線を設けることで、読出し書込みの規則を
登録できる。

さらに１本発明の半導体記憶装置（メモリ）の利用によ
シ、ソフトウェア開発規模を小さくし、かつ、性能向上
ができる。

さらにまた、本発明の半導体記憶装置（メモリ）の利用
によシ、ハードウェアによるデータ・プロテクトができ
る。

【図面の簡単な説明】

第１図、第７図、第８図は本発明の一５Ａ施例の読出し
書込みを規則的に行なう半導体記憶装置の説明図、第２
図は第１図を用いたコンピュータ・システムのブロック
図、第３図、第４図は従来のＲＡＭを用いたときの制御
方法のフローチャート、第５図、第６図は第１図を用い
たときの制御方法の２０−チャートである。１・・・半導体記憶装置（メモリ）、１１・・・ＲＡＭ
。１２．１５・・・アドレスバス、１４．１５・・・デー
タバス、１６・・・ライト用割込み線。

Claims

【特許請求の範囲】１、読出し書込みを行なう半導体記憶装置において、任意の読出し書込み規則を登録する機構と、登録した規
則を用いて読出し書込みの制御をする読出し書込み制御
部と、規則に反する読出し書込みに対するエラー検出用
割込みとを設けたことを特徴とする半導体記憶装置。