JPH03212960A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03212960A JPH03212960A JP2008810A JP881090A JPH03212960A JP H03212960 A JPH03212960 A JP H03212960A JP 2008810 A JP2008810 A JP 2008810A JP 881090 A JP881090 A JP 881090A JP H03212960 A JPH03212960 A JP H03212960A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- layer
- resin
- sealing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、回路基板上に半導体素子が実装され、かつそ
の外側が絶縁性樹脂によって封止された半導体装置に関
する。
の外側が絶縁性樹脂によって封止された半導体装置に関
する。
（従来の技術）
近年電子機器の分野では、小型化、薄型化がますます進
められ、これが商品としての付加価値を高めるための重
要な要素になっている。そのため、回路基板上に半導体
チップのような半導体素子が実装され、かつその外側が
絶縁性樹脂で封止された半導体装置においても、全体の
厚さをできるだけ薄くすることが要求されている。
められ、これが商品としての付加価値を高めるための重
要な要素になっている。そのため、回路基板上に半導体
チップのような半導体素子が実装され、かつその外側が
絶縁性樹脂で封止された半導体装置においても、全体の
厚さをできるだけ薄くすることが要求されている。
従来からこのような半導体装置としては、第２図に示す
ように、表面または内部に導電回路１が形成され、かつ
表裏を貫通する複数のスルーホール２が形成された回路
基板３上の所定の位置に、導電性接着剤等を用いて半導
体チップ４を直接ダイボンドするとともに、この半導体
チップ４のバッド５と回路基板３上に形成されたリード
フレーム６とを、金線等のワイヤ７によって接続し、さ
らにこれらの外側に、エポキシ樹脂やシリコーン樹脂の
ような液状の絶縁性樹脂をポツティング（注型）し、半
導体チップ４を気密に封止した構造の装置が使用されて
いる。
ように、表面または内部に導電回路１が形成され、かつ
表裏を貫通する複数のスルーホール２が形成された回路
基板３上の所定の位置に、導電性接着剤等を用いて半導
体チップ４を直接ダイボンドするとともに、この半導体
チップ４のバッド５と回路基板３上に形成されたリード
フレーム６とを、金線等のワイヤ７によって接続し、さ
らにこれらの外側に、エポキシ樹脂やシリコーン樹脂の
ような液状の絶縁性樹脂をポツティング（注型）し、半
導体チップ４を気密に封止した構造の装置が使用されて
いる。
そしてこのような半導体装置においては、装置全体の厚
さをできるだけ薄くするために、絶縁性樹脂の封止層８
の厚さをできるだけ薄くすることが重要な課題となって
いる。
さをできるだけ薄くするために、絶縁性樹脂の封止層８
の厚さをできるだけ薄くすることが重要な課題となって
いる。
そのため液状絶縁性樹脂として低粘度のものを使用し、
かつポツティングの際に半導体チップ４の周りの回路基
板３上に、丁度底部でスルーホール２を塞ぐように枠体
９を設け、液状絶縁性樹脂の周囲への流出を防止すると
ともに、スルーホール２への流入を防止することが行わ
れている。
かつポツティングの際に半導体チップ４の周りの回路基
板３上に、丁度底部でスルーホール２を塞ぐように枠体
９を設け、液状絶縁性樹脂の周囲への流出を防止すると
ともに、スルーホール２への流入を防止することが行わ
れている。
（発明が解決しようとする課題）
しかしながらこのように構成される従来の半導体装置に
おいては、液状絶縁性樹脂の粘度と注入量の調節とを行
うことが難しいばかりでなく、封止層８の上面が平滑に
ならず、外観上好ましくないという問題があった。
おいては、液状絶縁性樹脂の粘度と注入量の調節とを行
うことが難しいばかりでなく、封止層８の上面が平滑に
ならず、外観上好ましくないという問題があった。
本発明はこれらの問題を解決するためになされたもので
、薄くて下側の回路基板との密着性が良く、かつ外観と
特性の良好な絶縁性樹脂層によって、半導体素子が封止
されており、しかもその封止層を構成する絶縁性樹脂の
スルーホールへの流入等が防止された半導体装置を提供
することを目的とする。
、薄くて下側の回路基板との密着性が良く、かつ外観と
特性の良好な絶縁性樹脂層によって、半導体素子が封止
されており、しかもその封止層を構成する絶縁性樹脂の
スルーホールへの流入等が防止された半導体装置を提供
することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明の半導体装置は、表面に導電回路が形成され、か
つ表裏を貫通して複数のスルーホールが形成された回路
基板上の所定の位置に、半導体素子を実装するとともに
、前記半導体素子の外側を絶縁性樹脂によって封止して
なる半導体装置において、前記半導体素子の実装部の周
囲の回路基板上に、有機化合物系レジストの塗布硬化層
を設けられ、かつ前記絶縁性樹脂からなる封止層が、熱
−硬化性樹脂のトランスファー成形によって形成された
ものであることを特徴としている。
つ表裏を貫通して複数のスルーホールが形成された回路
基板上の所定の位置に、半導体素子を実装するとともに
、前記半導体素子の外側を絶縁性樹脂によって封止して
なる半導体装置において、前記半導体素子の実装部の周
囲の回路基板上に、有機化合物系レジストの塗布硬化層
を設けられ、かつ前記絶縁性樹脂からなる封止層が、熱
−硬化性樹脂のトランスファー成形によって形成された
ものであることを特徴としている。
（作用）
本発明の半導体装置においては、半導体素子が実装され
た部分の周囲の回路基板上に、有機化合物系レジストの
塗布硬化層が設けられており、この塗布硬化層がスルー
ホールの少なくとも表面側の開口端部に埋入された状態
になっているので、これによってスルーホールが完全に
閉塞されている。
た部分の周囲の回路基板上に、有機化合物系レジストの
塗布硬化層が設けられており、この塗布硬化層がスルー
ホールの少なくとも表面側の開口端部に埋入された状態
になっているので、これによってスルーホールが完全に
閉塞されている。
したがって、実装された半導体素子の上からトランスフ
ァー成形される流動状態の熱硬化性樹脂が、スルーホー
ルの内部まで流入することがない。
ァー成形される流動状態の熱硬化性樹脂が、スルーホー
ルの内部まで流入することがない。
また絶縁性樹脂からなる封止層が、熱硬化性樹脂のトラ
ンスファー成形によって形成されているので、この層が
ボッティングによって形成された従来からの半導体装置
に比べて、封止層の厚さを薄くすることができ、装置全
体の小型化、薄型化を図ることができる。
ンスファー成形によって形成されているので、この層が
ボッティングによって形成された従来からの半導体装置
に比べて、封止層の厚さを薄くすることができ、装置全
体の小型化、薄型化を図ることができる。
さらに封止層の大部分が、有機化合物系レジストの塗布
硬化層の上に設けられているので、封止層と回路基板と
の密着性が改善されている。
硬化層の上に設けられているので、封止層と回路基板と
の密着性が改善されている。
（実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の半導体装置の一実施例を示す横断面図
である。
である。
図において符号１０は、表面に銅箔のエツチング等によ
って導電回路１１が形成され、かつ表裏を貫通して複数
のスルーホール１２が設けられた回路基板を示し、この
回路基板１０上の所定の位置には、半導体チップ１３が
導電性接着剤（図示を省略。）によってダイボンドされ
ている。
って導電回路１１が形成され、かつ表裏を貫通して複数
のスルーホール１２が設けられた回路基板を示し、この
回路基板１０上の所定の位置には、半導体チップ１３が
導電性接着剤（図示を省略。）によってダイボンドされ
ている。
そしてこの半導体チップ１３のバッド１４と回路基板１
０上のリードフレーム１５とは、金線等のワイヤ１６に
よって電気的に接続されている。
０上のリードフレーム１５とは、金線等のワイヤ１６に
よって電気的に接続されている。
またこのように回路基板１０上の半導体チップ１３の周
囲領域、すなわちチップのダイボンド部分とリードフレ
ーム１５を除いた回路基板１０上には、熱硬化性あるい
はＵＶ（紫外線）硬化性の有機化合物系レジストインク
の塗布硬化層１７が設けられている。そしてこの塗布硬
化層１７の下部は、スルーホール１２の開口端からその
内部へ埋入し、スルーホール１２の表面側の開口端部は
この塗布硬化層１７によって完全に閉塞されている。
囲領域、すなわちチップのダイボンド部分とリードフレ
ーム１５を除いた回路基板１０上には、熱硬化性あるい
はＵＶ（紫外線）硬化性の有機化合物系レジストインク
の塗布硬化層１７が設けられている。そしてこの塗布硬
化層１７の下部は、スルーホール１２の開口端からその
内部へ埋入し、スルーホール１２の表面側の開口端部は
この塗布硬化層１７によって完全に閉塞されている。
さらに半導体チップ１３の外側には、周囲に設けられた
レジストインクの塗布硬化層１７に跨がって、エポキシ
樹脂からなる封止層１８が、以下に示すようなトランス
ファー成形法によって形成されている。
レジストインクの塗布硬化層１７に跨がって、エポキシ
樹脂からなる封止層１８が、以下に示すようなトランス
ファー成形法によって形成されている。
すなわち半導体チップ１３の周囲のレジストインクの塗
布硬化層１７の上に、加熱手段を備えた矩形の型枠を配
置し、予めチャンバ（ポット）内で加熱され可塑化され
たエポキシ樹脂を、この型枠のキャビティ内にプランジ
ャーで圧入移送し、次いでこれを加熱硬化させることに
よって、封止層１８が形成されている。
布硬化層１７の上に、加熱手段を備えた矩形の型枠を配
置し、予めチャンバ（ポット）内で加熱され可塑化され
たエポキシ樹脂を、この型枠のキャビティ内にプランジ
ャーで圧入移送し、次いでこれを加熱硬化させることに
よって、封止層１８が形成されている。
このように構成される実施例の半導体装置においては、
半導体チップ１３の周囲の回路基板１０上に、レジスト
インクの塗布硬化層１７が設けられており、この塗布硬
化層１７によってスルーホール１２の表面側開口端が完
全に閉塞されているので、その上に形成されたエポキシ
樹脂からなる封止層１８が、スルーホール１２の内部へ
流入することがない。
半導体チップ１３の周囲の回路基板１０上に、レジスト
インクの塗布硬化層１７が設けられており、この塗布硬
化層１７によってスルーホール１２の表面側開口端が完
全に閉塞されているので、その上に形成されたエポキシ
樹脂からなる封止層１８が、スルーホール１２の内部へ
流入することがない。
またこのエポキシ樹脂からなる封止層１８が、トランス
ファー成形法によって形成されているので、インサート
されている半導体チップ１３のバッド１４や、これを回
路基板１０と接続するワイヤ１６等が、圧入される樹脂
によって抑流されて壊れるようなことがない。また均一
な品質を有する成形体が形成されるので、特性の良好な
半導体装置が得られる。
ファー成形法によって形成されているので、インサート
されている半導体チップ１３のバッド１４や、これを回
路基板１０と接続するワイヤ１６等が、圧入される樹脂
によって抑流されて壊れるようなことがない。また均一
な品質を有する成形体が形成されるので、特性の良好な
半導体装置が得られる。
さらにこのような封止層１８を、ポツティングによって
直接回路基板１０上に設けた従来の半導体装置に比べて
、封止層１８と回路基板１０との密着性に優れ、装置全
体の機械的強度が向上している。
直接回路基板１０上に設けた従来の半導体装置に比べて
、封止層１８と回路基板１０との密着性に優れ、装置全
体の機械的強度が向上している。
また封止層１８の厚さをできるだけ薄くすることができ
るので、半導体装置全体の小型化、薄型化を図ることが
できる。
るので、半導体装置全体の小型化、薄型化を図ることが
できる。
［発明の効果］
以上説明したように本発明の半導体装置においては、実
装された半導体素子の周囲の回路基板上に、有機化合物
系レジストの塗布硬化層が設けられており、この塗布硬
化層によってスルーホールの開口端部が閉塞されている
ので、スルーホール内部への封止用絶縁性樹脂の流入が
防止される。
装された半導体素子の周囲の回路基板上に、有機化合物
系レジストの塗布硬化層が設けられており、この塗布硬
化層によってスルーホールの開口端部が閉塞されている
ので、スルーホール内部への封止用絶縁性樹脂の流入が
防止される。
またこのような絶縁性樹脂からなる封止層の大部分が、
この塗布硬化層の上に設けられているので、封止層と回
路基板との密着性が良好であり、装置全体の機械的強度
が向上している。
この塗布硬化層の上に設けられているので、封止層と回
路基板との密着性が良好であり、装置全体の機械的強度
が向上している。
さらに封止層がトランスファー成形によって形成されて
いるので、封止層の厚さを薄くすることができ、半導体
装置全体の小型薄型化を図ることができる。
いるので、封止層の厚さを薄くすることができ、半導体
装置全体の小型薄型化を図ることができる。
第１図は本発明の半導体装置の一実施例を示す横断面図
、第２図は従来の半導体装置を説明するための横断面図
である。 １０・・・・・・・・・回路基板 １１・・・・・・・・・導電回路 １２・・・・・・・・・スルーホール １３・・・・・・・・・半導体チップ １６・・・・・・・・・ワイヤ
、第２図は従来の半導体装置を説明するための横断面図
である。 １０・・・・・・・・・回路基板 １１・・・・・・・・・導電回路 １２・・・・・・・・・スルーホール １３・・・・・・・・・半導体チップ １６・・・・・・・・・ワイヤ
Claims (1)
- （１）表面に導電回路が形成され、かつ表裏を貫通して
複数のスルーホールが形成された回路基板上の所定の位
置に、半導体素子を実装するとともに、前記半導体素子
の外側を絶縁性樹脂によって封止してなる半導体装置に
おいて、前記半導体素子の実装部の周囲の回路基板上に
、有機化合物系レジストの塗布硬化層が設けられ、かつ
前記絶縁性樹脂からなる封止層が、熱硬化性樹脂のトラ
ンスファー成形によって形成されたものであることを特
徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008810A JPH03212960A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008810A JPH03212960A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03212960A true JPH03212960A (ja) | 1991-09-18 |
Family
ID=11703191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008810A Pending JPH03212960A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03212960A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566996U (ja) * | 1992-02-07 | 1993-09-03 | ソニー株式会社 | 半導体装置 |
| US5729437A (en) * | 1994-06-22 | 1998-03-17 | Seiko Epson Corporation | Electronic part including a thin body of molding resin |
| US5832600A (en) * | 1995-06-06 | 1998-11-10 | Seiko Epson Corporation | Method of mounting electronic parts |
| DE102014201945B4 (de) * | 2014-02-04 | 2025-09-18 | Zf Friedrichshafen Ag | Elektronische Einheit mit Kurzschlussschutz, Steuergerät und Verfahren dazu |
-
1990
- 1990-01-18 JP JP2008810A patent/JPH03212960A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566996U (ja) * | 1992-02-07 | 1993-09-03 | ソニー株式会社 | 半導体装置 |
| US5729437A (en) * | 1994-06-22 | 1998-03-17 | Seiko Epson Corporation | Electronic part including a thin body of molding resin |
| US5832600A (en) * | 1995-06-06 | 1998-11-10 | Seiko Epson Corporation | Method of mounting electronic parts |
| DE102014201945B4 (de) * | 2014-02-04 | 2025-09-18 | Zf Friedrichshafen Ag | Elektronische Einheit mit Kurzschlussschutz, Steuergerät und Verfahren dazu |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| US6983537B2 (en) | Method of making a plastic package with an air cavity | |
| US6054755A (en) | Semiconductor package with improved moisture vapor relief function and method of fabricating the same | |
| US20030068850A1 (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
| JP2003008077A (ja) | Ｓｍｄ部品の構造および製造方法 | |
| US6545368B2 (en) | Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JPH04306865A (ja) | 半導体装置及びその製造方法 | |
| JPH03212960A (ja) | 半導体装置 | |
| EP0961317A2 (en) | A method of encapsulating an electronic component | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| KR100405272B1 (ko) | 큐. 에프. 엔(ｑｆｎ) 반도체 패키지 | |
| JP2002252313A (ja) | ヒートスプレッダ及び半導体装置 | |
| JP3895030B2 (ja) | 半導体装置用基板及びそれを使用した半導体装置 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| JPS61216438A (ja) | 封止された電子部品の製造方法 | |
| JPH0546270Y2 (ja) | ||
| JP2503053B2 (ja) | Ｉｃモジュ―ルの製造方法 | |
| KR19980019661A (ko) | 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지 | |
| KR200286322Y1 (ko) | 반도체패키지 | |
| JPH0738027A (ja) | 樹脂封止型半導体装置 | |
| JPH0758246A (ja) | 半導体装置とその製造方法 | |
| JPS63143849A (ja) | 半導体装置の封止方法 | |
| JPS61228635A (ja) | Ｉｃチツプの実装方法 |