JPH03214346A - プロセッサ間通信制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、並列処理システムやマルチプロセッサシステ
ム等、共通伝送媒体を介して複数のプロセッサ（以下、
ＣＰＵと記載；　Ｃｅｎｔｒａｌ　　Ｐｒｏｃｅｓｓｉ
ｎｇ　　Ｕｎｉｔ）を接続し、一連の処理を行なうシス
テムにおける各ＣＰＵ間の通信方法に係り、特に、ＣＰ
Ｕのオフライン化時等の対処に好適なＣＰＵ間通信制御
方法に関するものである。

〔従来の技術］ 計算機システムの処理性能，および、信頼性の向上を目
的とした、様々なシステム構成がある。

例えば、その１つに、並列処理のシステム構成がある。

並列処理を行なうコンピュータでは、数個から数百、あ
るいは、それ以上のＣＰＵを持ち、この多数のＣＰＵを
並列に用いて、大量のデータを同時に処理する。演算可
能な状態のデータを待たずに実行するため、処理時間を
短縮することが可能である。

並列処理においては、ＣＰＵの配置や処理の方法により
、ＳＩＭＤ方式（　Ｓ　ｉｎｇｌｅ　　Ｔ　ｎｓｔｒｕ
ｃｔｉｏｎＳｊｒｅａｍ　　Ｍｕｌｔｉｐｌｅ　　Ｄａ
ｔａｓｔｒｅａｍ　＋単一命令、単データ方式）と、Ｍ
ＴＭＤ方式（Ｍｕｌｔｉｐｌｅ　　Ｉ　ｎｓｔｒｕｃｔ
ｉｏｎｓｔｒｃａｍ　　　Ｍｕｌｔｉｐｌｅ　　　Ｄａ
ｔａｓｔｒｅａｍ：複数命令、複数データ方式）とがあ
る。

ＳＩＭＤ方式の並列処理においては、中央の制御装置か
ら与えられた同一命令で、複数のＣＰＵが、複数のデー
タを同期的に実行する。各ＣＰＵは、結合ネットワーク
で結ばれている。

ＭＩＭＤ方式の並列処理においては、各ＣＰＵが独立し
て働き、異なる複数の命令に従って、複数のデータを非
同期的に実行する。各ＣＰＵは、独立して動作するため
に、内部に制御機能を持っている。ＳＩＭＤ方式と同じ
ように、各ＣＰＵ間で、情報交換を行なうための通信回
路網を持っている。

このように、並列処理においては、それぞれのＣＰＵが
処理を実行する途中で、必ずＣＰＵ間で情報を交換する
必要が出てくる。

以上、並列処理に関しては、「月刊　情報処理試験　１
９８９年　４月号」（（株）日本ソフトバンク出版事業
部発行）のＰＰ．２〜５に記載されている。

また、複数のＣ　Ｐ　Ｕを用いて、処理性能を向上させ
るシステムとして、マルチプロセッサシステムがある。

マルチプロセッサシステムには、複数台のＣＰＵで、共
通の主記憶装置とチャネルを共用する密結合マルチプロ
セッサシステムと、高速チャネルを用いて複数個のＣＰ
Ｕを結合し、かつ、主記憶装置もＣＰＵ毎に独立して接
続する疎結合マルチプロセッサシステムがある。

マルチプロセッサシステムにおいて、いづれかのＣＰＵ
が故障した場合は、その故障したＣＰＵを切り離して、
残りのＣＰＵで処理を継続する。

密結合マルチプロセッサシステムの各ＣＰＵ間の結合に
は、バス結合やマルチボート結合があり、疎結合マルチ
プロセッサシステムでは、ＣＰＵ間通信もチャネルによ
り行なわれる。

このような、マルチプロセッサシステムに関しては、［
合格情報処理　１９８９年　２月号」（（株）学習研究
社発行）のＰＰ．１５〜ｌ７に記載されている。

マルチプロセッサシステムにおけるプロセッサ間通信方
法の従来例を、以下に説明する。

第３図は、従来技術のマルチプロセッサシステムにおけ
るプロセッサ間通信に係るＣＰＵの内部構成を示すブロ
ック図である。

尚、本例では、２台のＣＰＵのプロセッサ間通信につい
て説明しているが、３台以上のＣＰＵのプロセッサ間通
信の場合でも同様である。

ＣＰＵ３１とＣＰＵ３　２は、互いに、通信を行なうた
めの通信路（図中ＳＢＵＳ）３３を持つ。

ＣＰＵ３　１は、Ｃ：ＰＵ３　１自体の主な制御を行な
う中央制御部（図中ＭＰＵ）３　１　０　１と、この中
央制御部３１０１の動作を記述したプログラムや、各種
データを保存する主記憶（図中ＭＭ）３　１　１　０、
そして、プロセッサ間通信の送信動作を行なうプロセッ
サ間通信送信部（図中ＳＢＬＫ）３１２０、および、プ
ロセッサ間通信の受信動作を行なうプロセッサ間通信受
信部（図中ＲＢＬＫ）３１３０から構成されている。

図示していないが、ＣＰＵ３２も、ＣＰＵ３１と全く同
様の構成となっている。

中央制御部３１０１と、プロセッサ間通信送信部３１２
ｏおよびプロセッサ間通信受信部３１３０との間で、通
信データを引き継ぐ方法としては、（１）主記憶３１１
０上にバッファ領域を確保する方法、または、（ｕ）プ
ロセッサ間通信送信部３ｌ２０、および、プロセッサ間
通信受信部３１３０にレジスタを置く方法がある。この
部分は、本発明の範囲外であり、本例では、（ｉｉ）の
プロセッサ間通信送信部３１２０、および、プロセッサ
間通信受信部３１３０にレジスタを置く方法で説明する
。

プロセッサ間通信送信部３１２０は、通信パケット（図
中ＣＰＫＴ）の組み立てと、送信を行なう送信制御部（
図中ＳＳＣＴＬ）３　１　２　１，送信すべき通信デー
タを保持する送信データバッファ（図中ＳＢＵＦ）３　
１　２２、この送信データバッファ３１２２への書き込
みを行なう送信書き込み制御部（図中ＳＷＣＴＬ）３　
１　２３がら構成されている。

プロセッサ間通信受信部３１３０は、受信した通信パケ
ット内の通信データを保持する受信デタバッファ（図中
ＲＢＵＦ）３　１　３　２、通信パケット内の受信、お
よび、受信データバッファ３１３２への書き込み、さら
に、応答パケット（図中ＡＰＫＴ）の送信を行なう受信
書き込み制御部（図中ＲＷＣＴＬ）３　１　３　３、受
信データバッファ３ｌ３２からの読みだしを行なう受信
読みだし制御部（図中ＲＲＣＴＬ）３　１　３　１から
構成されている。

ＣＰＵ３　１からＣＰＵ３２に対する１回のプロセッサ
間通信は、ＣＰＵ３　１が、通信パケットを通信路３３
を介してＣＰＵ３　２に転送し、これに対して、ＣＰＵ
３２が、応答パケットをＣＰＩＪ３ｌに転送することで
終了する。

応答パケットの内容には、正常終了と異常終了とがある
。通信パケットが正常にＣＰＩＪ３　２の受信データバ
ッファ（Ｃ　Ｐ　Ｕ　３　１内の３１３２に相当）に書
き込めた場合に正常終了とし、ＣＰＵ３　２の受信デー
タバッファが、満杯等の原因で、書き込みが失敗した場
合には、異常終了とする。

送信動作は、まず、ＣＰＵ３　１の中央制御部３１０１
による受信側ＣＰＵ３　２の状態確認、そして、送信デ
ータの準備とプロセッサ間通信送信部３１２０に対する
送信指示、さらに、プロセッサ間通信送信部３１２０に
よる通信パケットの組立と送信で実現する。

送信側ＣＰＵ３　１による受信側ＣＰＵ３２の通信状態
確認は、中央制御部３１０１が、主記憶３１０１上のプ
ロセッサ通信状態表（図中ＰＣＳＴＢＬ）３１１１を参
照することで行なう。このプロセッサ通信状態表３１１
１は、ＣＰＵ３　１に接続されている他のＣＰＵを識別
するプロセッサ識別番号欄（図中ＰＩＤ）３１１２と、
プロセッサ識別番号欄３ｌ１２上で対応するＣＰＵの通
信状態を格納するプロセッサ通信状態欄（図中ＰＳＴ）
３１１３により構成されている。

プロセッサ通信状態欄３１１３は、ｒＱＪで受信停止中
状態、「ｌ」で受信可能状態を示す。

中央制御部３１０１は、通信相手のＣＰＵに対応するプ
ロセッサ通信状態欄３１ｌ３が「ｌ」であれば、送信処
理を行ない、「Ｏ」であれば、送信処理を中止する。第
３図においては、ＣＰＵ３２に対応するプロセッサ通信
状態欄３ｌ１３が「１」であり、中央制御部３１ｏ１は
、ＣＰＵ３　２に対して、送信処理を行なう。

次に、ＣＰＵ３１が、受信動作を行なう場合に関して説
明する。

受信動作は、まず、プロセッサ間通信受信部３１３０に
よる受信可否の確認、そして、受信データバッファ３ｌ
３２への登録と応答パケットの送信、さらに、プロセッ
サ間通信受信部３１３０から中央制御部３１０１への通
信パケット受信の報告、そして、中央制御部３１０１に
よるプロセッサ間通信受信部３ｌ３０からのデータの読
みだしで実現される。

受信可否の確認は、受信書き込み制御部３１３３が、受
信データバッファ３ｌ３２の空きを確認することで行な
う。受信データバッファ３１３２に空きが無い場合には
、受信書き込み制御部３ｌ３３は、送信側であるＣＰＵ
、例えば、ＣＰＵ３２に対して、異常終了の応答パケッ
トを転送して、受信動作を終了する。受信データバッフ
ァ３１３２に空きがあり、受信可能であれば、受信書き
込み制御部３１３３は、通信パケット内のデータを受信
データバッファ３１３２に登録し、受信動作を継続する
。

次に、例えば、ＣＰＵ３２のプロセッサ間通信の受信停
止を行なう場合には、ＣＰＵ３２が、ＣＰＵ３　］に対
して、ＣＰＵ３　１のプロセッサ識別番号欄３１１２に
おけるＣＰＵ３２に対応するプロセッサ通信状態欄３１
１３にｒＱＪ　を書き込むための依頼を行なう。

依頼を受けたＣＰｔＪ３１では、中央制御部３１ｏ１が
、ソフトウェアにより，プロセッサ通信状態表３１１１
への書き込みを行なう。ＣＰＵ３２は、この操作を、シ
ステム内に存在する自分以外の、全てのＣＰＵに対して
実行する必要がある。

受信の停止解除は、同様にして、該当するＣＰＵに対応
するプロセッサ通信状態欄３ｌ１３にｒｌＪ　を書き込
むことで行なわれる。

［発明が解決しようとする課囲］ コンピュータの処理能力の向上に対する要求は近年益々
高くなり、多数のＣＰＵを用いて、一連の処理を行なう
システムが、実現されている。これらのシステムでは、
接続されたＣＰＵの故障等に伴うユニットの分離技術が
問題となってきている。すなわち、システム全体の処理
性能を落さないために、速やかな、故障ＣＰＵのオフラ
イン化が必要となっている。

例えば、マルチプロセッサシステムにおいて、任意のＣ
ＰＵを停止、または、システム内の処理から切り離して
、オフライン化する場合がある。

この場合には、システムの動作を補償するために、ＣＰ
Ｕをオフライン化する前に、このＣＰＵの受信バッファ
内の通信を全て処理する必要がある。

この処理期間中に、他のＣＰＵから新たな通信が行なわ
れると、ＣＰＵの受信バッファ内の通信が増えてしまい
、ＣＰＵを速やかに停止して、オフライン化することが
出来なくなる。そのため、このＣＰＵに対する、他のＣ
ＰＵからの通信を速やかに停止する必要がある。

しかし、従来のプロセッサ間通信制御方法では、受信停
止の通知を行なってから、他のＣＰＩＪの全てが、受信
停止通知を認知するまでの期間に、このＣＰＵに対する
通信が発生する可能性が高い。

そのため、ＣＰＵの停止が引き延ばされ、このＣＰＵを
速やかに停止して、オフライン化出来なくなる等の問題
があった。

本発明の目的は、これら従来技術の課題を解決し、複数
のＣＰＵを接続して一連の処理を行なうコンピュータシ
ステムにおいて、任意のＣＰＵの停止、または、システ
ム内の処理からの切り離しを、簡単な手順で、かつ、シ
ステム内のＣＰＵ台数や、システムバスの状態に依存せ
ずに、速やかに実現し、システムの処理能力を向上する
プロセッサ間通信方法を提供することである。

［課題を解決するための手段］ 上記目的を達成するため、本発明のプロセッサ間通信制
御方法は、プロセッサの各々に、データの受信を停止す
るか否かの状態を保持する自プロセッサ通信状態保持部
と、この自プロセッサ通信状態保持部の内容を書き換え
る自プロセッサ通信状態書き換え部とを有し、コンピュ
ータシステムの任意のプロセッサをオフライン化する時
に、このオフライン化するプロセッサ内の自プロセッサ
通信状態書き換え部は、プロセッサ内の自プロセッサ通
信状態保持部の保持する状態をデータの受信を受け付け
ない受信停止中状態に書き換え、コンピュータシステム
の他のプロセッサから送信されたデータの受信時に、オ
フライン化するプロセッサ内のプロセッサ間通信受信部
は、自プロセッサ通信状態保持部の受信停止中状態に基
づき、データを上記受信データバッファに登録せず、デ
ータを送信したプロセッサに受信停止中応答を返送する
ことを特徴とする。

［作用］ 本発明において、あるＣＰＵをオフライン化する場合に
は、プロセッサ間通信の受信停止を行なうために、プロ
セッサ間通信受信部は、オフライン化するＣＰＵ自体を
、他のＣＰＵからの新たな通信を受け付けない状態にす
る。

すなわち、従来技術により、接続された他の全ＣＰＵに
対して、通信状態の停止通知を行なうと共に、オフライ
ン化するＣＰｔＪ内において、自プロセッサ通信状態書
き換え部により、自プロセッサ通信状態保持部にｒＯＪ
　を書き込む。

この状態で、他のＣＰＵがらの通信が入力されると、プ
ロセッサ間通信受信部は、自プロセッサ通信状態保持部
のｒＱＪに基づき、受信停止中状態異常終了を通信先の
ＣＰＵに返送する。

このようにして、このＣＰ’Ｕは、他のＣＰＵがらの新
たな通信を受け付けない状態となる。

そして、任意のＣＰＵの停止、または，システム内の処
理からの切り離しを、簡単な手順で、速やかに実現する
ことが出来る。

〔実施例｝ 以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明のプロセッサ間通信方法に係６ＣＰＵ
の処理動作の１実施例を示すフローチャートである。

本実施例においては、データの受信動作を停止するか否
かの状態を保持するものとしては、自プロセッサ間通信
状態フラグ（ＣＳＦＬＧ）を、また、この自プロセッサ
間通信状態フラグ（ＣＳＦＬＧ）の登録内容を書き換え
るものとして、フラグ制御部（ＣＳＦＣＴＬ）を、共に
、プロセッサ間通信受信部（Ｒ　Ｂ　Ｌ　Ｋ）内に施し
たものとして説明している。

Ｃ．Ｐ　Ｕが、プロセッサ間通信の受信停止を行なう場
合には（ステップ１ｏ１）、受信停止を行なうＣＰＵ自
体において、まず、ＣＰＵ内部の中央制御部（ＭＰＩＪ
）から、プロセッサ間通信受信部（ＲＢＬＫ）内のフラ
グ制御部（ＣＳＦＣＴＬ）に対して、受信停止状態への
変更指示を行なう（ステップ＋０２）。この指示を受け
たフラグ制御部（ＣＳＦＣＴＬ）は、自ＣＰＵ通信状態
フラグ（ＣＳＦＬＧ）に「Ｏ」を書き込み（ステップ１
０３）．さらに，ＣＰＵ２等の、自分以外の全ＣＰＵに
対して通信状態の停止通知を行ない（ステップ１０４）
、処理を終了する。

このように、プロセッサ間通信を行なう複数個のＣＰＵ
からなるシステムにおいて、通信動作の停止を行なうＣ
ＰＵ自体に、通信停止中を示す状態表示を持たせること
により、他のＣＰＵがらの、新たな通信を受付けないで
済む。そのために、ＣＰＵのオフライン化が、速やかに
実行される。

第２図は、第１図における処理動作を実施するＣＰＵの
内部構成の１実施例を示すブロック図である。

本実施例では、ＣＰＵが２台の場合に関して説明するが
、３台以上の場合でも同様である。

その構成は、第３図における従来例とほぼ同様である。

相違点は、第３図におけるプロセッサ間通信状態表３１
１１を、主記憶３１１ｏではなく、プロセッサ間通信送
信部３１２０に置いたことと、本発明に係る状態フラグ
をプロセッサ間通信受信部に設けたことである。

プロセッサ間通信状態表１１１の、主記憶１ｌＯからプ
ロセッサ間通信送信部１２０への移動は、その管理をソ
フトウェアからハードウェアによる管理にして、処理速
度等の性能を良くするためのものである。

また、本実施例では、本発明に係る状態フラグを、デー
タの受信を停止するか否がの状態を保持する自プロセッ
サ通信状態保持部として、また、この自プロセッサ通信
状態フラグの変更を行なうフラグ制御部（図中ＣＳＦＣ
ＴＬ）を、自プロセッサ通信状態書き換え部として、共
に、プロセッサ間通信受信部に設けている。

しかし、その構成は、本実施例に限るものではない。例
えば、本発明に係る状態フラグを、主記憶上に持ち、ソ
フトウェアで管理する方法等でも良い。要は、データの
受信を停止するか否かの状態を保持する自プロセッサ通
信状態保持部と、この自プロセッサ通信状態保持部の保
持状態を変更する自プロセッサ通信状態書き換え部が、
同一〇ＰＵで制御されていれば良い。

以下、第２図に基づき、本発明に係るＣＰＵ内部の構成
と動作を詳しく説明する。

ＣＰＵＩとＣＰＵ２は、互いに、通信を行なうための通
信路（図中ＳＢＵＳ）３を持つ。

ＣＰＵＩは、ＣＰＵＩ自体における主な制御を行なう中
央制御部（図中ＭＰＵ）１０１、この中央制御部１０１
の動作を記述したプログラムや、各種データを保存する
主記憶（図中ＭＭ）１１０，そして、プロセッサ間通信
の送信動作を行なうプロセッサ間通信送信部（図中ＳＢ
ＬＫ）１２０、プロセッサ間通信の受信動作を行なうプ
ロセッサ間通信受信部（図中ＲＢＬＫ）１３０から構成
されている。

中央制御部１０１と、プロセッサ間通信送信部＋２０お
よびプロセッサ間通信受信部１３０間で、通信データを
引き継ぐ方法としては、（ｉ）主記憶１１０上にバッフ
ァ領域を確保する方法や、（ｉｊ）プロセッサ間通信送
信部１２０、および、プロセッサ間通信受信部１３０に
レシスタを置く方法等が考えられる。この部分は、本発
明に関連が無いため、本実施例では、（ｌ１）のプロセ
ッサ間通信送信部１２０、および、プロセッサ間通信受
信部１３０にレシスタを置く方法を仮定して説明する。

プロセッサ間通信送信部＋２０は、通信バケツト（図中
ＣＰＫＴ）の組立と送信を行なう送信制御部（図中ＳＳ
ＣＴＬ）１　２　１，送信すべき通信データを保持する
送信データバッファ（図中ＳＢＵＦ）１２２、この送信
データバッファ１２２への書き込みを行なう送信データ
書き込み制御部（図中ＳＷＣＴＬ）１２３、接続されて
いる他のＣＰＵの通信状態を保持するプロセッサ通信状
態管理表（図中ＰＣＳＴＢＬ）ｌ　１　１、このプロセ
ッサ通信状態管理表１１１の変更を行なう通信状態制御
部（図中ＳＰＣＴＬ）１０がら構成されている。

プロセッサ間通信受信部１３０は、受信した通信パケッ
ト内の通信データを保持する受信データバッファ（図中
ＲＢＩＪＦ）１　３　２、通信パケットの受信や、この
受信データバッファ１３２への書き込み、および、応答
パケット（図中ＡＰＫＴ）の送信を行なう受信書き込み
制御部（図中ＲＷＣＴＬ）１３３、そして、受信データ
バッファ１３２からの読みだしを行なう受信データ読み
だし制御部（図中ＲＲＣＴＬ）ｌ　３　１、さらに、Ｃ
ＰＵＩ自体の通信状態を保持する自ＣＰＵ通信状態フラ
グ（図中ＣＳＦＬＧ）２０と、この自ＣＰＬＩ通信状態
フラグ２０の変更を行なうフラグ制御部（図中ＣＳＦＣ
ＴＬ）３０から構成されている。

例えば、ＣＰＵＩからＣＰＵ２に対する１回のプロセッ
サ間通信は、ＣＰＵＩが、通信パケットを通信路３を介
してＣＰＵ２に転送し、これに対して、ＣＰＵ２が、応
答パケットをＣＰＵＩに転送することで終了する。

応答パケットの内容には、正常終了と、受信バツファフ
ル異常終了、および、受信停止中異常終了がある。通信
パケットが、正常にＣＰＵ２の受信データバッファ（Ｃ
ＰＵＩの受信データバッファ１３２に相当）に書き込め
た場合に正常終了とする。ＣＰＵ２が受信停止中であれ
ば、受信停止中異常終了とし、ＣＰＵ２の受信データバ
ッファが満杯等の原因で、書き込みが失敗した場合には
、受信パッファフル異常終了とする。

ＣＰＵＩにおける送信動作は、（ｉ）中央制御部１０１
による、送信データの準備と、プロセッサ間通信送信部
ｌ２０に対する送信指示、（ｉｉ）プロセッサ間通信送
信部１２０による受信側ＣＰＵの状態確認、（■）プロ
セッサ間通信送信部１２０による通信パケットの組立と
送信により実現される。

受信側ＣＰＵの通信状態を確認するためには、中央制御
部１０１からプロセッサ間通信送信部ｌ２０への送信指
示に基づき、通信状態制御部１０が、プロセッサ通信状
態管理表１１１を参照して行う。受信側ＣＰＵの通信状
態が受信可能であると確認されれば、プロセッサ間通信
送信部１２０は送信動作を継続する。また、受信側ＣＰ
ｔＪの通信状態が受信停止中であれば、プロセッサ間通
信送信部１２０は、送信動作を終了し、その旨を中央制
御部１０１に通知する。

このプロセッサ通信状態管理表１１１は、接続されてい
る各ＣＰＵを識別するプロセッサ識別番号欄（図中ＰＩ
Ｄ）１１２と、このプロセッサ識別番号欄１１２上で対
応するＣＰＵの通信状態を格納するプロセッサ通信状態
欄（図中ＰＳＴ）１１３から構成されている。

プロセッサ通信状態欄１１３は、ｒＱＪで受信停止中状
態、「１」で受信可能状態を示す。

中央制御部１０１は、通信相手のＣＰＵに対応するプロ
セッサ通信状態欄２１３がｒ５であれば、送信処理を行
ない、ｒＯＪであれば、送信処理を中止する。第２図に
おいては、ＣＰＵ２に対応するプロセッサ通信状態欄１
１３がｒｌ」であり、中央制御部１０１は、ＣＰＵ２に
対して、送信処理を行なう。

ＣＰＵＩにおける受信動作は、まず、プロセッサ間通信
受信部＋３０による受信可否の確認、次に、プロセッサ
間通信受信部１３０による受信データバッファ１３２へ
の登録、さらに、プロセッサ間通信受信部１３０による
応答パケットの送信、そして、プロセッサ間通信受信部
１３０がら中央制御部への通信パケット受信の報告と、
中央制御部ｌｏｔによる受（ｇデータバソファからのデ
ータの読みだしで実現される。

受信可否の確認は、（１）受信書き込み制御部１３３に
よる受信データバッファ＋３２の空きを確認することと
、本発明である（１ｌ）受信書き込み制御部１３３によ
る自ＣＰＵ通信状態フラグ２０の確認で行なわれる。

（１）の確認動作で、受信データバッファ】３２に空き
が無い場合には、受信書き込み制御部１３３は、相手の
ＣＰＵ、例えば、ＣＰＵ２に対して、受信バッファフル
異常終了の応答パケットを転送する。

（ｉｊ）の確認動作で、自ＣＰＵ通信状態フラグ２０が
「０」であれば、自ＣＰＵ、ここでは、ｃｐＵ１は、受
信停止中状態であり、受信書き込み制御部１３３は、相
手ＣＰＵ、例えば、ＣＰＵ２に対して、受信停止中異常
終了の応答パケットを転送する。

受信可否の確認で、受信可能であれば、受信書き込み制
御部１３３は、通信パケット内のデータを受信データバ
ッファ１３２に登録し、受信動作を継続する。

ＣＰＵ］が、プロセッサ間通信の受イ３停止を行なう場
合には、中央制御部１０１から、プロセッサ間通信受信
部１３０内のフラグ制御部３０に対して、受信停止状態
への変更指示を行なう。この指示を受けたフラグ制御部
３０は、自ＣＰＵ通信状態フラグ２０にｒＱＪを書き込
み、さらに、ＣＰＵ２等の、自分以外の全ＣＰＵに対し
て通信状態の停止通知を行なう。そして、この停止通知
を受けた各ＣＰＵでは、各ＣＰＵのプロセッサ間通信送
信部（ＣＰＵＩのプロセッサ間通信送信部Ｉ２０に相当
）内の通信状態制御部（ＣＰＵＩの通信状態制御部１０
に相当）が、二の通知を受理し、各ＣＰＵのプロセッサ
通信状態管理表（ＣＰＵＩの通信状態管理表１１１に相
当）内におけるプロセッサ識別番号欄（ＣＰＵＩのプロ
セッサ識別番号欄１１２に相当）のＣＰＵ１に対応する
プロセッサ通信状態欄（ＣＰＵＩのプロセッサ通信状態
１ｌ９１１３に相当）にｒＯＪ　を書き込む。

ＣＰＵＩが、プロセッサ間通信の受信停止解除を行なう
場合には、中央制御部１．　０　１からフラグ制御部３
０に対して、受信可能止状態への変更指示を行なう。こ
の指示を受けたフラグ制御部３０は、自ＣＰＵ通信状態
フラグ２０にＮ」を書き込み、さらに、ＣＰＵ２等の、
ＣＰＬＩ１以外の全てのＣＰＵに対して通信状態の停止
解除通知を行なう。

そして、この停止通知を受けた各ＣＰＵでは、各プロセ
ッサ間通信送信部（ＣＰＵＩのプロセッサ間通信送信部
１２０に相当）の通信状態制御部（ＣＰＵＩの通信状態
制御部ＩＯに相当）が、この通知を受理し、プロセッサ
通信状態管理表（ＣＰＵ１のプロセッサ通信状態管理表
１１１に相当）内におけるプロセッサ識別番号欄（ＣＰ
ＵＩのプロセッサ識別番号欄１１２に相当）のＣＰＵＩ
に対応するプロセッサ通信状態欄（ＣＰＵＩのプロセッ
サ通信状態欄１１３に相当）に「１」を書き込む。

尚、前述したように、本実施例では、送信側、例えば、
ＣＰＵＩのプロセッサ通信状態管理表１１１の管理をハ
ードウェアで行なう方法を示したが、処理速度等におい
て，それほど、高度な性能を必要としない場合には、第
３図における従来例と同様に、プロセッサ通信状態管理
表１１１を主記憶１１０に置き、ソフトウェアで行なう
ことも可能である。

以上説明したように、本実施例では、ＣＰＵＩを、オフ
ライン化する場合には、プロセッサ間通信の受信停止を
行なうために、ＣＰＵＩは、ＣＰＵ２等の、自分以外の
全ＣＰＵに対して通信状態の停止通知を行なうと共に、
ＣＰＵＩ自体を、他のＣＰＵからの新たな通信を受け付
けない状態にする。

すなわち、ＣＰｔＪｌ内において、中央制御部１０１か
ら、プロセッサ間通信受信部＋３０内のフラグ制御部３
ｏに対して、受信停止中状態への変更指示を行なう。そ
して、この指示を受けたフラグ制御部３０は、自ＣＰＵ
通信状態フラグ２０に「Ｏ」を書き込む。このことによ
り、ＣＰＭｌは、他のＣＰビからの新たな通信を受け付
けない状態となり、それまでに保持していた通信を終了
するたけて、速やかに、オフライン化することか出来る
。

このように、本実施例によれば、マルチプロセッサシス
テムにおいて、任意のＣＰＵの停止、または、システム
内の処理からの切り離しを、簡単な手順で行なうことが
出来る。さらに、システム内のプロセッサ台数や、シス
テムバスの状態に依存せずに、速やかに実現することが
出来る。

〔発明の効果１ 本発明によれば、プロセッサ間通信を行なう複数個のＣ
ＰＵからなるシステムにおいて、ＣＰＵのオフライン化
を速やかに実行することが可能となり、システムの処理
能力を向上することが出来る。

【図面の簡単な説明】

第１図は本発明のプロセッサ間通信方法に係るＣＰＩＪ
の処理動作の１実施例を示すフローチャート、第２図は
第１図における処理動作を実施するＣ　Ｐ　Ｕの内部構
成の１実施例を示すブロック、第３図は従来のマルチプ
ロセッサシステムにおけるプロセッサ間通信に係るＣＰ
Ｕの内部構成を示すブロック図である。 ｌ、２：ＣＰＵ，３・通信路（ＳＢＵＳ），Ｉ　Ｏ　：
通信状態制御部（ＳＰＣＴＬ），２０：自ｃｐｕ通信状
態フラグ（ＣＳＦＬＧ），３０・フラグ制御部（ＣＳＦ
ＣＴＬ），３１、３２：ＣＰＵ，３３：通信路（ＳＢＵ
Ｓ），１　０　１　：中央制御部（ＭＰＵ），１　１０
：主記憶（ＭＭ），　　１　１　１　：プロセッサ通信
状態管理表（ＰＣＳＴＢＬ），１　１　２　　プロセッ
サ識別番号［（ＰＩＤ），　　１　１　３　：プロセッ
サ通信状態欄（ＰＳＴ），１　２０　：プロセッサ間通
信送信部（ＳＢＬＫ），ｌ　２　１　：送信制御部（Ｓ
ＳＣＴＬ），ｌ２２．送信データバツファ（ＳＢＵＦ）
，！　２　３　：送信データ書き込み制御部（ＳＷＣＴ
　Ｌ），　１　３　０プロセッサ間通信受信部（ＲＢＬ
Ｋ），　　１　３　１　：受信データ読みたし制御部（
ＲＲＣＴＬ），　　ｌ３　２受信データバッファ（ＲＢ
ＵＦ），１３３　　受信書き込み制御部（ＲＷＣＴＬ）
，３　１　０　１　：中央制御部（〜ＩＰＵ），３　１
　１　０・主記憶（ＭＭ），　３　１　１　１プロセッ
サ通信状態管理表（ＰＣＳＴＢＬ），．３　ｌ１２　プ
ロセッサ識別番号欄（ＰＩＤ），３１１３プロセッサ通
信状態欄（ＰＳＴ），３１　２０・プロセッサ間通信送
信部（ＳＢＬＫ），　３　１　２　１　：送信制御部（
ＳＳＣＴＬ），３１ ファ（ＳＢＵＦ），　　３　１　２　３制御部（ＳＷＣ
ＴＬ），３　１ 信受信部（ＲＢＬＫ），３１ だし制御部（ＲＲＣＴＬ）， バッファ（ＲＢＬ７Ｆ），３　１ 御部（ＲＷＣＴＬ）。 ２２：送信データバツ ：送信データ書き込み ３０：プロセッサ間通 ３１：受信データ読み ３１３２：受信データ ３３．受信書き込み制

Claims (1)

【特許請求の範囲】
1. （１）共通伝送媒体を介して接続された任意のプロセッ
   サにデータを送信するプロセッサ間通信送信手段と、上
   記共通伝送媒体を介して接続された任意のプロセッサか
   ら送信されたデータを受信し、該データを送信したプロ
   セッサにデータ受信完了応答を返却するプロセッサ間通
   信受信手段と、該受信したデータを保持する受信データ
   バッファとを有するプロセッサを、上記共通伝送媒体を
   介して２個以上接続し、該プロセッサ間で上記共通伝送
   媒体を介してデータの送受信を行い、一連の処理を実行
   するコンピュータシステムのプロセッサ間通信制御方法
   において、上記プロセッサの各々に、データの受信を停
   止するか否かの状態を保持する自プロセッサ通信状態保
   持手段と、該自プロセッサ通信状態保持手段の内容を書
   き換える自プロセッサ通信状態書き換え手段とを有し、
   上記コンピュータシステムの任意のプロセッサをオフラ
   イン化する時に、該オフライン化するプロセッサ内の上
   記自プロセッサ通信状態書き換え手段は、該プロセッサ
   内の上記自プロセッサ通信状態保持手段の保持する状態
   をデータの受信を受け付けない受信停止中状態に書き換
   え、上記コンピュータシステムの他のプロセッサから送
   信されたデータの受信時に、上記オフライン化するプロ
   セッサ内の上記プロセッサ間通信受信手段は、上記自プ
   ロセッサ通信状態保持手段の受信停止中状態に基づき、
   該データを上記受信データバッファに登録せず、該デー
   タを送信したプロセッサに受信停止中応答を返送するこ
   とを特徴とするプロセッサ間通信制御方法。